一种基于3μmSOI的集成硅基激光器及其制备方法技术

技术编号:34552596 阅读:18 留言:0更新日期:2022-08-17 12:37
本发明专利技术涉及一种基于3μm SOI的集成硅基激光器及其制备方法,由下至上包括:SOI基片的硅衬底、二氧化硅绝缘层、顶层本征硅、锗薄膜层、n型InP缓冲层、n型InP下接触层、AlGaInAs量子阱有源区、p型InP覆盖层和p型InGaAs上接触层,以及由顶层本征硅衬底刻蚀的硅波导。本发明专利技术通过在硅衬底上外延锗再生长InP材料,再制备AlGaInAs量子阱激光器,可以实现与硅波导的高效耦合,也可以同时加工多个激光器,有利于实现大规模光电集成。实现大规模光电集成。实现大规模光电集成。

【技术实现步骤摘要】
一种基于3
μ
m SOI的集成硅基激光器及其制备方法


[0001]本专利技术属于硅基光电子器件领域,特别涉及一种基于3μm SOI的集成硅基激光器及其制备方法。

技术介绍

[0002]随着人们对大容量、高速和低成本的信息传播的要求越来越迫切,近年来硅基光电子学得以蓬勃发展,但是硅基光源一直没有得到真正的解决,成为制约硅基光电子学在面向应用实现大规模光子集成和光电集成时的瓶颈。硅由于是间接带隙半导体材料给高效硅基光源的实现带来巨大困难,实用化的硅基激光是半导体科学家门长期奋斗的目标。
[0003]近年来,解决硅基光源的主流思想还是硅基混合集成激光器,具体可以细分为三种:第一种是外部耦合,将封装好的III

V激光器倒装焊到硅光芯片上,但是该方案需要极高的对准精度,耦合效率低,并且集成度不够高;第二种是混合集成,将III

V族裸片直接键合在硅芯片上,再制备激光器,但是该方案工艺难度很大,制造成本高;第三种是直接外延,在硅片上直接生长III

V材料,再制备激光器,但是由于硅和III

V材料之间存在原子极性的差异,因而容易在外延材料中产生反相畴问题,且还存在较大的晶格失配和热失配,硅上直接外延III

V材料时控制位错和材料表面的微裂缝都是极具挑战的世界级难题。

技术实现思路

[0004]本专利技术所要解决的技术问题是提供一种基于3μm SOI的集成硅基激光器及其制备方法,通过在硅衬底上外延锗再生长InP材料,再制备AlGaInAs量子阱激光器,可以实现与硅波导的高效耦合,也可以同时加工多个激光器,有利于实现大规模光电集成。
[0005]本专利技术提供了一种基于3μm SOI的集成硅基激光器,由下至上包括:SOI基片的硅衬底、二氧化硅绝缘层、顶层本征硅、锗薄膜层、n型InP缓冲层、n型InP下接触层、AlGaInAs量子阱有源区、p型InP覆盖层和p型InGaAs上接触层,以及由顶层本征硅衬底刻蚀的硅波导。
[0006]所述二氧化硅绝缘层位于硅衬底内部。
[0007]所述硅波导的形状为条形、锥形、弧形和环形中的任一种。
[0008]本专利技术提供了一种基于3μm SOI的集成硅基激光器的制备方法,包括:
[0009](1)在3μm SOI基片的硅衬底上刻蚀出硅槽,在硅槽中通过薄膜生长工艺生长锗;
[0010](2)随后在硅槽中依次外延生长n型InP缓冲层、n型InP下接触层、AlGaInAs量子阱有源区、p型InP覆盖层和p型InGaAs上接触层,最后在p型InGaAs上接触层上生长Pt/Au金属电极,在n型InP下接触层上生长Ti/Pt/Au金属电极,即得硅基激光器;
[0011](3)对基片进行化学机械抛光平坦化处理,进行波导掩膜曝光,得到波导刻蚀;使用干法刻蚀SOI基片顶层硅,形成硅波导,即得基于3μm SOI的集成硅基激光器。
[0012]所述步骤(3)中的干法刻蚀气体为SF6。
[0013]锗与InP材料之间的晶格失配显著小于硅与InP材料之间,在锗上外延InP材料能
有效抑制位错,为实现硅基光源提供了切实可行的解决方案,而且3μm SOI基片制备工艺成熟,能够有效降低制造成本,有良好的产业化前景;更为重要的是该制备理念还可以用于在3μmSOI基片上制备其他III

V族材料与器件,具有很好的通用性。
[0014]有益效果
[0015](1)本专利技术通过在硅衬底上外延锗再生长InP材料,再制备AlGaInAs量子阱激光器,可以实现与硅波导的高效耦合,也可以同时加工多个激光器,有利于实现大规模光电集成。
[0016](2)本专利技术器件结构紧凑,可以直接在片上与波导进行耦合,比端面耦合等外部耦合方式更高效,可以实现与CMOS工艺兼容的SOI基片上制备量子点或者量子阱激光器,适合于硅基光电集成缺少核心光源的研制,具有广泛的应用前景。
附图说明
[0017]图1为本专利技术激光器的结构立体图;
[0018]图2为本专利技术激光器的结构俯视图;
[0019]图3为本专利技术激光器的结构侧视图;
[0020]图4a

l为本专利技术激光器的制备过程示意图。
具体实施方式
[0021]下面结合具体实施例,进一步阐述本专利技术。应理解,这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解,在阅读了本专利技术讲授的内容之后,本领域技术人员可以对本专利技术作各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定的范围。
[0022]实施例1
[0023]如图4a

l所示,激光器制备:
[0024](1)为顶硅厚度为3um的SOI基片(其中硅衬底厚度在200~600um之间,二氧化硅绝缘层(埋氧层)厚度在0.2~2um之间);
[0025](2)通过ICP刻蚀工艺在3um SOI基片上对顶硅进行刻蚀,刻蚀2.8um的深槽,槽的宽度100~300um(宽度可以根据后面激光器制备要求而调整);
[0026](3)通过薄膜生长工艺(PECVD或LPCVP)在SOI基底上进行选区生长锗,生长位置定位在(1)中刻蚀的硅槽;
[0027](4)对SOI基片表面进行CMP(化学机械抛光)处理,使得生长锗之后的表面平整光滑,至此激光器的衬底制备完成;
[0028](5)通过ICP刻蚀工艺刻蚀(3)中生长的锗,刻蚀深度2.5um(此深度可以根据后面激光器制备的要求而调整);
[0029](6)在(5)刻蚀的深槽中外延生长n型InP缓冲层,缓冲层的厚度为1~1.5um(选区外延生长技术);
[0030](7)在n型InP缓冲层上生长300nm~500nm厚的n型InP下接触层;
[0031](8)在n型InP下接触层上生长1~6个周期的AlGaInAs量子阱有源区,有源区的宽度为5~30um;
[0032](9)在AlGaInAs量子阱有源区上生长1~2um厚的p型InP覆盖层;
[0033](10)在p型InP覆盖层上生长50~300nm厚的p型InGaAs上接触层;
[0034](11)在p型InGaAs上接触层上生长5~30um宽的Pt/Au金属电极(宽度与p型InGaAs上接触层一致),在n型InP下接触层上生长宽度为50um的Ti/Pt/Au金属电极。
[0035]波导制备:
[0036](1)对基片进行化学机械抛光平坦化处理;
[0037](2)进行波导掩膜曝光和显影检测,得到显影良好的波导刻蚀区(位于激光器端面耦合区,即激光器结构两端);
[0038](3)使用干法快速刻蚀SOI基片顶层硅,形成硅波导,刻蚀气体为SF6。
本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种基于3μm SOI的集成硅基激光器,其特征在于:由下至上包括:SOI基片的硅衬底、二氧化硅绝缘层、顶层本征硅、锗薄膜层、n型InP缓冲层、n型InP下接触层、AlGaInAs量子阱有源区、p型InP覆盖层和p型InGaAs上接触层,以及由顶层本征硅衬底刻蚀的硅波导。2.根据权利要求1所述的集成硅基激光器,其特征在于:所述二氧化硅绝缘层位于硅衬底内部。3.根据权利要求1所述的集成硅基激光器,其特征在于:所述硅波导的形状为条形、锥形、弧形和环形中的任一种。4.一种基于3μm SOI的集成硅基激光器的制备方法,包括:(1)在3μm SOI基片的硅衬底上刻...

【专利技术属性】
技术研发人员:武爱民刘丽冯大增
申请(专利权)人:中国科学院上海微系统与信息技术研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1