版图设计方法、系统及设备、电路版图以及存储介质技术方案

提供一种版图设计方法、系统及设备、电路版图以及存储介质。版图设计方法包括：记录电路中的晶体管的特性参数，特性参数包括晶体管的类型、传输至晶体管各极的信号以及晶体管的单位器件宽度；根据晶体管的单位器件宽度对晶体管进行分组；根据各组中晶体管的类型以及被配置为传输至晶体管各极的信号对各组中的晶体管进行匹配以形成多个版图组；以及根据电路中的晶体管的电连接关系以及晶体管与信号线的电连接关系，对多个版图组中的部分晶体管进行层叠设置，并将多个版图组中的晶体管连接以形成与电路对应的完整版图。本公开提供的版图设计方法，可以提升电路版图设计效率，尽可能避免多余金属走线设计，节省电路版图空间。节省电路版图空间。节省电路版图空间。

【技术实现步骤摘要】
版图设计方法、系统及设备、电路版图以及存储介质


[0001]本公开的实施例涉及一种版图设计方法、系统及设备、电路版图以及存储介质。

技术介绍

[0002]随着半导体产业的发展，集成电路中晶体管的密度逐渐增加。对于先进工艺的集成电路，更高的栅密度需求已经变得非常迫切。互补场效应晶体管(Complementary Field Effect Transistor，CFET)搭配掩埋式电源轨(BPR)可以获得更高的栅密度以及更小的单元高度。

技术实现思路

[0003]本公开的实施例提供一种版图设计方法、系统及设备、电路版图以及存储介质。
[0004]本公开的实施例提供一种版图设计方法，该版图设计方法包括：记录电路中的多个晶体管的特性参数，其中，每个晶体管包括至少两极，所述特性参数至少包括所述多个晶体管的类型、被配置为传输至每个晶体管各极的信号以及每个晶体管的单位器件宽度；根据所述多个晶体管的所述单位器件宽度对所述多个晶体管进行分组，每组包括至少两个晶体管；根据各组中所述晶体管的所述类型以及传输至每个晶体管各极的所述信号对各组中的所述晶体管进行匹配以形成多个版图组；根据所述电路中的所述多个晶体管的电连接关系以及所述多个晶体管与信号线的电连接关系，对所述多个版图组中的至少部分晶体管的至少部分结构进行层叠设置，并将所述多个版图组中的晶体管连接以形成与所述电路对应的完整版图。
[0005]本公开实施例提供一种电路版图，该电路版图包括采用上述的任一版图设计方法设计的电路版图。
[0006]本公开实施例提供一种版图设计系统，该版图设计系统包括：记录单元，被配置为记录电路中的多个晶体管的特性参数，其中，每个晶体管包括至少两极，所述特性参数至少包括所述多个晶体管的类型、被配置为传输至每个晶体管各极的信号以及每个晶体管的单位器件宽度；划分单元，被配置为根据所述多个晶体管的所述单位器件宽度对所述多个晶体管进行分组，每组包括至少两个晶体管；匹配单元，被配置为根据各组中所述晶体管的所述类型以及传输至每个晶体管各极的所述信号对各组中的所述晶体管进行匹配以形成多个版图组；连接单元，被配置为根据所述电路中的所述多个晶体管的电连接关系以及所述多个晶体管与信号线的电连接关系，对所述多个版图组中的至少部分晶体管的至少部分结构进行层叠设置，并将所述多个版图组中的晶体管连接以形成与所述电路对应的完整版图。
[0007]本公开实施例提供一种版图设计设备，该版图设计设备包括：处理器；和存储器。所述存储器中存储有计算机可执行代码，所述计算机可执行代码当由所述处理器运行时，执行上述任一版图设计方法。
[0008]本公开实施例提供一种存储介质，该存储介质上存储有可执行代码，所述可执行
代码在被处理器执行时，使得所述处理器执行上述任一版图设计方法。
[0009]通过本公开实施例提供的版图设计方法，可以提升互补场效应晶体管(CFET)集成电路版图设计效率，有效缩小CFET版图面积；同时，该版图设计方法设计的电路版图充分利用CFET中共享的栅极、源极以及漏极的至少之一的结构特性，可以尽可能避免多余金属走线设计，节省电路版图空间。
[0010]本公开实施例提供的电路版图具有排布紧凑、避免多余金属走线的特点。
附图说明
[0011]为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
[0012]图1为根据本公开至少一个实施例提供的版图设计方法的步骤图；
[0013]图2为图1所示版图设计方法中的一示例所示的版图设计方法的步骤图；
[0014]图3为图1所示版图设计方法的步骤S102和步骤S103的流程图；
[0015]图4A为本公开至少一个实施例提供的一种第一类型晶体管的版图；
[0016]图4B为本公开至少一个实施例提供的一种第二类型晶体管的版图；
[0017]图4C为将图4A所示第一类型晶体管与图4B所示第二类型晶体管层叠形成的一种互补场效应晶体管的版图；
[0018]图5为根据本公开至少一个实施例提供的另一种互补场效应晶体管的版图；
[0019]图6A至图6C分别示出了三种不同版图组的示意图；
[0020]图7A为根据本公开至少一个实施例的一示例提供的一个版图组的示意图；
[0021]图7B为根据本公开至少一个实施例的一示例提供的另一个版图组的示意图；
[0022]图7C为图7A和图7B所示版图组层叠后的版图示意图；
[0023]图8为根据至少一本公开实施例提供的异或门(XOR2)电路；
[0024]图9和图10为图8所示电路拆解第一类型晶体管和第二类型晶体管的配对示意图；
[0025]图11为图8所示电路中的多个版图组示意图；
[0026]图12为根据图8所示电路对图11所示多个版图组排列后的示意图；
[0027]图13为图8所示电路的互补场效应晶体管(CFET)版图；
[0028]图14为根据本公开至少一个实施例提供的Radix 8Booth Multiplexer电路；
[0029]图15所示电路拆解第一类型晶体管和第二类型晶体管的配对示意图；
[0030]图16为图14所示电路中的多个版图组示意图；
[0031]图17为根据图14所示电路对图16所示多个版图组排列后的示意图；
[0032]图18为图14所示电路的互补场效应晶体管(CFET)版图；
[0033]图19为根据本公开至少一个实施例的一种版图设计系统的示意框图；
[0034]图20是根据本公开至少一个实施例的版图设计设备的示意框图；
[0035]图21是根据本公开至少一个实施例的一种计算机可读存储介质的示意框图。
具体实施方式
[0036]为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公
开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。
[0037]除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
[0038]在研究中，本申请的专利技术人发现：在互补场效应晶体管(Complementary Field Effect Transistor，CFET)中P型晶体管与N型晶体管纵向层叠(也可以称为纵向堆叠)，使得单位面积集成电路版图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种版图设计方法，包括：记录电路中的多个晶体管的特性参数，其中，每个晶体管包括至少两极，所述特性参数至少包括所述多个晶体管的类型、被配置为传输至每个晶体管各极的信号以及每个晶体管的单位器件宽度；根据所述多个晶体管的所述单位器件宽度对所述多个晶体管进行分组，每组包括至少两个晶体管；根据各组中所述晶体管的所述类型以及传输至每个晶体管各极的所述信号对各组中的所述晶体管进行匹配以形成多个版图组；根据所述电路中的所述多个晶体管的电连接关系以及所述多个晶体管与信号线的电连接关系，对所述多个版图组中的至少部分晶体管的至少部分结构进行层叠设置，并将所述多个版图组中的晶体管连接以形成与所述电路对应的完整版图。2.根据权利要求1所述的版图设计方法，其中，所述多个晶体管的类型包括第一类型晶体管和第二类型晶体管，每个晶体管包括栅极、第一极以及第二极，被配置为输入所述第一类型晶体管的第一极的信号为第一信号，被配置为输入所述第二类型晶体管的第一极的信号为第二信号；根据各组中所述晶体管的所述类型以及传输至每个晶体管各极的所述信号对各组中的所述晶体管进行匹配包括比较所述第一信号和所述第二信号是否相同：在所述第一信号和所述第二信号相同的情况下，对所述第一类型晶体管和所述第二类型晶体管中满足匹配条件的晶体管进行第一阶段配对，其中，对所述第一类型晶体管和所述第二类型晶体管完成所述第一阶段配对后形成所述多个版图组中的多个第一版图组；完成所述第一阶段配对后，对所述第一信号和所述第二信号不相同的所述第一类型晶体管和所述第二类型晶体管的至少部分进行第二阶段配对。3.根据权利要求2所述的版图设计方法，其中，被配置为输入所述第一类型晶体管的第二极的信号为第三信号，被配置为输入所述第二类型晶体管的第二极的信号为第四信号，被配置为输入所述第一类型晶体管的栅极的信号为第五信号，被配置为输入所述第二类型晶体管的栅极的信号为第六信号；对所述第一类型晶体管和所述第二类型晶体管中满足匹配条件的晶体管进行第一阶段配对包括：比较所述第三信号与所述第四信号是否相同：如果所述第三信号与所述第四信号相同，对所述第一类型晶体管和所述第二类型晶体管进行一对一配对；如果所述第三信号与所述第四信号不同，比较所述第五信号与所述第六信号：如果所述第五信号与所述第六信号相同，对所述第一类型晶体管与所述第二类型晶体管进行一对一配对；如果所述第五信号与所述第六信号不同，判断所述第五信号与所述第六信号的电位是否相反：如果所述第五信号与所述第六信号的电位相反，对所述第一类型晶体管与所述第二类型晶体管进行一对一配对；如果所述第五信号与所述第六信号的电位不相反，所述第一类型晶体管和所述第二类型晶体管等待所述第二阶段配对。4.根据权利要求3所述的版图设计方法，其中，对除所述第一版图组外的剩余的所述第
一类型晶体管和所述第二类型晶体管的至少部分进行第二阶段配对包括：比较被配置为输入对除所述第一版图组外的剩余的所述第一类型晶体管和所述第二类型晶体管的至少部分的所述第五信号和所述第六信号：如果所述第五信号与所述第六信号相同，且被配置为输入所述第一版图组中的晶体管的所述第一信号、所述第二信号、所述第三信号和所述第四信号的至少之一与被配置为输入除所述第一版图组外的剩余的所述第一类型晶体管和所述第二类型晶体管的至少部分中相应的信号相同，对除所述第一版图组外的剩余的所述第一类型晶体管和所述第二类型晶体管的所述至少部分进行匹配以形成所述多个版图组中的多个第二版图组；判断所述第二版图组中的所述第一类型晶体管和所述第二类型晶体管至少之一的所述第二极是否与所述信号线电连接：如果所述第二版图组中的所述晶体管的所述第二极均没有与所述信号线电连接，所述第二阶段配对结束。5.根据权利要求4所述的版图设计方法，其中，对除所述第一版图组外的剩余的所述第一类型晶体管和所述第二类型晶体管的至少部分进行第二阶段配对还包括：如果所述第五信号与所述第六信号相同，对所述第一类型晶体管和所述第二类型晶体管进行所述第二阶段配对；如果所述第五信号和所述第六信号不同，根据所述晶体管的第二极是否与所述信号线电连接判断是否进行所述第二阶段配对：如果所述晶体管的第二极与所述信号线电连接，对所述第一类型晶体管和所述第二类型晶体管进行所述第二阶段配对；如果所述晶体管的第二极不与所述信号线电连接，所述第二阶段配对结束。6.根据权利要求4所述的版图设计方法，其中，根据各组中所述晶体管的所述类型以及传输至每个晶体管各极的所述信号对各组中的所述晶体管进行匹配还包括：在所述第二阶段配对结束后，对仅被配置为输入所述第一类型晶体管的所述第一信号和被配置为输入所述第二类型晶体管的...

【专利技术属性】
技术研发人员：蔡宇韬，
申请(专利权)人：成都海光微电子技术有限公司，
类型：发明
国别省市：