多芯片堆叠器件制造技术

本申请描述的示例总体上涉及具有堆叠芯片的多芯片器件。在一个示例中，多芯片器件包括包含多个芯片的芯片堆叠。一个或多个芯片每个包括选择电路和断开的通孔柱，断开的通孔柱包括第一和第二连续部分。第一连续部分包括衬底贯穿通孔和第一金属线。第二连续部分包括第二金属线。第一和第二金属线设置在介电层内，介电层设置在各自芯片的半导体衬底的一侧。第一和第二连续部分沿垂直于半导体衬底的一侧的方向对齐。选择电路的输入节点连接到第一或第二金属线中的一个。选择电路的输出节点连接到第一或第二金属线中的另一个。到第一或第二金属线中的另一个。到第一或第二金属线中的另一个。

【技术实现步骤摘要】
【国外来华专利技术】多芯片堆叠器件


[0001]本公开的示例总体上涉及包含堆叠芯片的多芯片器件。
技术背景
[0002]已经开发了包括多个集成电路芯片的装置，其包括模块和/或封装。这种装置的形式是多种多样的。通过形成这样的装置，电子器件可以集成多个芯片以形成器件，其中每个芯片可以通过使用标准半导体工艺进行制造，然后组装和封装以形成更大的多功能器件。通过具有不同的芯片，在某些情况下，难以集成的半导体工艺可以分开来，例如当一个芯片的部分需要与另一个芯片不同的工艺时。
[0003]另一方面是将具有不同功能的芯片(例如，一些是现场可编程门阵列(FPGA)芯片，一些是存储器芯片)的器件构建到具有更小器件尺寸、更多功能和更低功耗的相同装置中的能力。芯片的半导体工艺可以更加专注于为器件提供更大的优势，例如提高芯片性能、降低成本、和提高制造产量。这种装置还可以实现其他好处。

技术实现思路

[0004]本文描述的示例一般涉及具有垂直堆叠芯片的多芯片器件。更具体地，本文描述的一些示例涉及用于在芯片之间输入和输出信号的芯片堆叠的芯片内的结构和电路。一些示例可以减少芯片中衬底贯穿通孔(TSV)的数量，可以减少芯片中金属层中布线的瓶颈，可以实现信号通信的灵活性，并且可以使芯片堆叠中的不同芯片具有相同的集成电路和硬件等。
[0005]本文描述的示例是多芯片器件。多芯片器件包括芯片堆叠。芯片堆叠包括多个芯片。芯片堆叠中的相邻芯片对相互连接。所述多个芯片中的一个或多个芯片每个包括第一断开的通孔柱和第一选择电路。第一断开的通孔柱包括第一连续部分和第二连续部分。第一连续部分包括第一TSV和第一金属线。第一TSV穿过各自芯片的半导体衬底。第一金属线设置在介电层组内，该介电层组设置在各自芯片的半导体衬底的一侧。第二连续部分包括第二金属线。第二金属线设置在介电层组内。第一连续部分和第二连续部分在垂直于半导体衬底的一侧的方向上对齐。第一连续部分不连接到第二连续部分。第一选择电路的第一输入节点连接到第一金属线或第二金属线之一。第一选择电路的输出节点连接到第一金属线或第二金属线中的另一个。
[0006]本文描述的另一个示例是操作多芯片器件的方法。在第一选择电路处从第一断开的通孔柱的第一连续部分被接收第一信号。第一断开的通孔柱位于芯片堆叠的多个芯片中的第一芯片中。芯片堆叠中的相邻芯片对相互附接。通过第一断开的通孔柱的第二连续部分传输来自第一选择电路第二信号。第一连续部分和第二连续部分中的一个包括穿过第一芯片的半导体衬底的第一TSV。第一连续部分和第二连续部分在垂直于半导体衬底的一侧的方向上对齐。第一连续部分不连接到第二连续部分。
[0007]本文描述的另一个示例是多芯片器件。多芯片器件包括第一芯片和附接到第一芯
片的第二芯片。第一芯片包括第一选择电路、第一断开的通孔柱、第二选择电路和第二断开的通孔柱。第一断开的通孔柱延伸穿过第一芯片的第一半导体衬底和在第一半导体衬底的第一侧上的第一组介电层。第一断开的通孔柱包括第一连续部分和第二连续部分。第一连续部分包括穿过第一半导体衬底的第一TSV。第一选择电路的输出节点连接到第一连续部分。第二连续部分在垂直于第一半导体衬底的第一侧的方向上与第一连续部分对齐。第二连续部分连接到第一选择电路的第一输入节点。第二断开的通孔柱延伸穿过第一半导体衬底和第一组介电层。第二断开的通孔柱包括第三连续部分和第四连续部分。第三连续部分包括穿过第一半导体衬底的第二TSV。第三连续部分连接到第二选择电路的第一输入节点。第四连续部分在垂直于第一半导体衬底的第一侧的方向上与第三连续部分对齐。第二选择电路的输出节点连接到第四连续部分。
[0008]本公开的一些附加的、非限制性的示例可以表达如下。
[0009]示例1：一种多芯片器件，包括：
[0010]芯片堆叠，其包括多个芯片，所述芯片堆叠中的相邻芯片对彼此附接，所述多个芯片中的一个或多个每个包括第一断开的通孔柱和第一选择电路，所述第一断开的通孔柱包括：
[0011]第一连续部分，其包括第一衬底贯穿通孔(TSV)和第一金属线，第一TSV穿过各自芯片的半导体衬底，第一金属线设置在介电层组内，该介电层组设置在各自芯片的半导体衬底的一侧上；和
[0012]第二连续部分，其包括第二金属线，第二金属线设置在介电层组内，第一连续部分和第二连续部分在垂直于半导体衬底的一侧的方向上对齐，第一连续部分不连接到第二连续部分，第一选择电路的第一输入节点连接到第一金属线或第二金属线中的一个，第一选择电路的输出节点连接到第一金属线或第二条金属线中的另一个。
[0013]示例2：根据示例1所述的多芯片器件，其中所述一个或多个芯片中的每一个还包括另一电路，所述第一选择电路的第二输入节点连接到所述另一电路的输出节点。
[0014]示例3：根据示例2所述的多芯片器件，其中连接到所述第一选择电路的第一输入节点的所述第一金属线或所述第二金属线也连接到所述另一电路的输入节点。
[0015]示例4：根据示例2所述的多芯片器件，其中第一选择电路被配置为在第一选择电路的输出节点选择性地输出从第一选择电路的第一输入节点或第一选择电路的第二输入节点接收的信号。
[0016]示例5：根据示例2所述的多芯片器件，其中，所述另一电路包括可编程逻辑电路。
[0017]示例6：根据示例1所述的多芯片器件，其中，所述第一选择电路的第一输入节点连接到所述第一金属线，并且所述第一选择电路的输出节点连接到所述第二金属线。
[0018]示例7：根据示例1所述的多芯片器件，其中，所述第一选择电路的第一输入节点连接到所述第二金属线，并且所述第一选择电路的输出节点连接到所述第一金属线。
[0019]示例8：根据示例1所述的多芯片器件，其中所述一个或多个芯片每个包括第二断开的通孔柱和第二选择电路，所述第二断开的通孔柱包括：
[0020]第三连续部分，其包括第二TSV和第三金属线，所述第二TSV穿过各自芯片的半导体衬底，所述第三金属线设置在介电层组内；和
[0021]第四连续部分，其包括第四金属线，所述第四金属线设置在介电层组内，第三连续
部分和第四连续部分在垂直于半导体衬底的一侧的方向上对齐，第三连续部分不连接到第四连续部分，第二选择电路的输入节点连接到第三金属线，第二选择电路的输出节点连接到第四金属线，第一选择电路的第一输入节点连接第二金属线，第一选择电路的输出节点连接第一金属线。
[0022]示例9：根据示例1所述的多芯片器件，其中所述第一选择电路包括多路复用器，所述第一选择电路的第一输入节点是所述多路复用器的第一输入节点，并且所述第一选择电路的输出节点是多路复用器的输出节点。
[0023]示例10：一种操作多芯片器件的方法，所述方法包括：
[0024]在第一选择电路处从第一断开的通孔柱的第一连续部分接收第一信号，第一断开的通孔柱是在芯片堆叠的多个芯片中的第一芯片中，芯片堆叠中的相邻芯片对是相互附接的；和
[0025]通过第一断本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种多芯片器件，其特征在于，所述多芯片器件包括：芯片堆叠，其包括多个芯片，所述芯片堆叠中的相邻芯片对彼此附接，所述多个芯片中的一个或多个芯片每个包括第一断开的通孔柱和第一选择电路，所述第一断开的通孔柱包括：第一连续部分，其包括第一衬底贯穿通孔TSV和第一金属线，所述第一TSV穿过各自芯片的半导体衬底，所述第一金属线设置在介电层组内，所述介电层组设置在各自芯片的半导体衬底的一侧；和第二连续部分，其包括第二金属线，所述第二金属线设置在所述介电层组内，所述第一连续部分和所述第二连续部分在垂直于所述半导体衬底的一侧的方向上对齐，所述第一连续部分不连接到所述第二连续部分，所述第一选择电路的第一输入节点连接到所述第一金属线或所述第二金属线中的一个，所述第一选择电路的输出节点连接到所述第一金属线或所述第二金属线中的另一个。2.根据权利要求1所述的多芯片器件，其特征在于，所述一个或多个芯片中的每一个还包括另一电路，所述第一选择电路的第二输入节点连接到所述另一电路的输出节点。3.根据权利要求2所述的多芯片器件，其特征在于，连接到所述第一选择电路的第一输入节点的所述第一金属线或所述第二金属线也连接到所述另一电路的输入节点。4.根据权利要求2所述的多芯片器件，其特征在于，所述第一选择电路被配置为在所述第一选择电路的输出节点选择性地输出从所述第一选择电路的第一输入节点或从所述第一选择电路的第二输入节点处接收到的信号。5.根据权利要求2所述的多芯片器件，其特征在于，所述另一电路包括可编程逻辑电路。6.根据权利要求1所述的多芯片器件，其特征在于，所述第一选择电路的第一输入节点连接到所述第一金属线，并且所述第一选择电路的输出节点连接到所述第二金属线。7.根据权利要求1所述的多芯片器件，其特征在于，所述第一选择电路的第一输入节点连接到所述第二金属线，并且所述第一选择电路的输出节点连接到所述第一金属线。8.根据权利要求1所述的多芯片器件，其特征在于，所述一个或多个芯片每个包括第二断开的通孔柱和第二选择电路，所述第二断开的通孔柱包括：第三连续部分，其包括第二TSV和第三金属线，所述第二TSV穿过各自芯片的半导体衬底，所述第三金属线设置在所述介电层组内；和第四连续部分，其包括第四金属线，所述第四金属线设置在所述介电层组内，所述第三连续部分和所述第四连续部分在垂直于所述半导体衬底的一侧的方向上对齐，所述第三连续部分不连接到所述第四连续部分，所述第二选择电路的输入节点连接到所述第三金属线，所述第二选择电路的输出节点连接到所述第四金属线，所述第一选择电路的第一输入节点连接到所述第二金属线，所述第一选择电路的输出节点连接到所述第一金属线。9.根据权利要求1所述的多芯片器件，其特征在于，所述第一选择电路包括多路复用器，所述第一选择电路的第一输入节点是所述多路复用器的第一输入节点，并且所述第一选择电路的输出节点是所述多路复用器的输出节...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：