电平信号加扰装置制造方法及图纸

本发明专利技术涉及一种电平信号加扰装置，包括：一个控制电路，用于根据其输入端的两个拨码开关输入值设定加扰定时时间、选择触发方式及确定加扰信号的起始时刻；以及若干路拉低电子开关和若干路拉高电子开关，所述电子开关均由控制电路控制。其输出可直接接到被测电路的信号上，对正在运行的单板系统进行信号加扰测试，检验单板的抗干扰能力和可靠性、稳定性。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
用于电子产品容限测试的电平信号加扰装置，其特征在于包括： 一个控制电路，用于根据其输入端的两个拨码开关输入值设定加扰定时时间、选择触发方式及确定加扰信号的起始时刻； 以及对外提供大的输出电流的若干路拉低电子开关和吸收大的电流的若干路拉高电子开关，所述拉低电子开关和拉高电子开关的控制端均连接于所述控制电路的输出端。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘建成，王国群，肖高友，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]