CMOS逻辑控制电路、集成芯片及射频开关制造技术

本发明专利技术公开了一种CMOS逻辑控制电路、集成芯片及射频开关，该CMOS逻辑控制电路包括第一电路、第二电路及输出电路，第一电路用于接入输入电压并转换输出第一控制电压；第二电路用于接入第一参考电压或第二参考电压以输出逻辑信号；输出电路分别与第一电路和第二电路相连，用于接入第一控制电压，并根据逻辑信号将第一控制电压转换以输出第一输出电压和/或第二输出电压，当第一输出电压为第一预设范围值时，第二输出电压为第二预设范围值；当第一输出电压为第二预设范围值时，第二输出电压为第一预设范围值。确保了射频开关的主路被导通时，旁路可被断开，在主路被断开时，旁路可被导通，从而能降低信号失真度，使外围电路更简单、抗干扰能力更强。抗干扰能力更强。抗干扰能力更强。

【技术实现步骤摘要】
CMOS逻辑控制电路、集成芯片及射频开关


[0001]本专利技术涉及半导体芯片
，具体涉及一种CMOS逻辑控制电路、集成芯片及射频开关。

技术介绍

[0002]目前，在各种通讯系统中，射频开关是不可或缺的关键元件，其可以将多路射频信号中的一路或几路通过控制逻辑连通，实现不同射频信号路径的切换，包括接收与发射的切换、不同频段间的切换等，以达到共用天线、降低终端成本等目的。
[0003]基于半导体技术的固态开关是目前各种通讯系统中应用最为广泛的射频开关，在便携及以电池作为电源的设备中更是达到几乎垄断的程度。固态射频开关包括PIN二极管开关、场效应管(FET)开关、SOI开关、砷化镓(GaAs)赝晶型高电子迁移晶体管(PHEMT)开关、耗尽型(D
‑
Mode)常开氮化镓射频开关、增强型(E
‑
Mode)常闭氮化镓射频开关等不同种类。
[0004]在相关技术中，目前的氮化镓射频开关通常采用CMOS逻辑控制电路进行电压控制，以实现氮化镓射频开关的通断，但现有的CMOS逻辑控制电路容易造成信号失真度较高，导致外围电路复杂、抗干扰能力不足等缺点。

技术实现思路

[0005]本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种CMOS逻辑控制电路，包括：
[0006]第一电路，所述第一电路用于接入输入电压并转换输出第一控制电压；
[0007]第二电路，所述第二电路用于接入第一参考电压或第二参考电压以输出逻辑信号；
[0008]输出电路，所述输出电路分别与所述第一电路和所述第二电路相连，用于接入所述第一控制电压，并根据所述逻辑信号将所述第一控制电压转换以输出第一输出电压和/或第二输出电压，当所述第一输出电压为第一预设范围值时，所述第二输出电压为第二预设范围值；当所述第一输出电压为所述第二预设范围值时，所述第二输出电压为所述第一预设范围值。
[0009]优选的，所述输出电路包括第一输入端和第二输入端，所述第一输入端与所述第一电路的输出端连接，所述第二输入端与所述第二电路的输出端连接。
[0010]优选的，所述输出电路包括N个第一输出端和N个第二输出端，所述N个第一输出端用于输出所述第一输出电压，所述N个第二输出端用于输出所述第二输出电压。
[0011]优选的，所述第一预设范围值为0
‑
1.5V，所述第二预设范围值为5
‑
10V。
[0012]优选的，还包括输入电源，所述输入电源分别与所述第二电路和所述输出电路相连，用于根据所述第二电路的逻辑信号向所述输出电路输出第二控制电压。
[0013]优选的，所述第二电路包括N个接入端，所述N个接入端用于接入所述第一参考电压或所述第二参考电压；当所述N个接入端接入所述第一参考电压时，所述第二电路输出第
一逻辑信号；当所述N个接入端接入所述第二参考电压时，所述第二电路输出第二逻辑信号。
[0014]优选的，所述第一参考电压为2.5
‑
5.5V，所述第二参考电压为0
‑
0.8V。
[0015]优选的，所述第一输入电压为2.5
‑
5.5V，所述第一控制电压为5
‑
10V。
[0016]本专利技术的第二个目的在于提出一种集成芯片，包括如上述的CMOS逻辑控制电路。
[0017]本专利技术的第三个目的在于提出一种射频开关，包括如上述的CMOS逻辑控制电路。
[0018]本专利技术的上述方案至少包括以下有益效果：
[0019]本专利技术提供的CMOS逻辑控制电路，首先通过第一电路用于接入输入电压并转换输出第一控制电压，并通过第二电路接入第一参考电压或第二参考电压以输出逻辑信号，使得输出电路可以根据逻辑信号将第一控制电压转换，进而输出第一输出电压和/或第二输出电压，并且在第一输出电压为第一预设范围值时，第二输出电压为第二预设范围值；在第一输出电压为第二预设范围值时，第二输出电压为第一预设范围值，由此在控制氮化镓射频开关的通断时，确保了氮化镓射频开关的主路被导通时，旁路可以被断开，在主路被断开时，旁路可以被导通，从而可以降低信号失真度，使外围电路更简单、抗干扰能力更强。
[0020]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0021]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0022]图1是本专利技术第一实施例中提供的CMOS逻辑控制电路的结构图；
[0023]图2是本专利技术第二实施例中提供的CMOS逻辑控制芯片的平面布局图；
[0024]图3是本专利技术第二实施例中提供的CMOS逻辑控制芯片的剖面结构图；
[0025]图4是本专利技术第四实施例中提供的CMOS逻辑控制电路的结构图；
[0026]图5是本专利技术第四实施例中提供的CMOS逻辑控制芯片的平面布局图；
[0027]图6是本专利技术第四实施例中提供的单刀四掷射频开关的电路结构图；
[0028]图7是本专利技术第四实施例中提供的单刀四掷射频开关的另一电路结构图。
[0029]附图标号说明：
[0030]10、第一电路；20、第二电路；30、输出电路。
[0031]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0032]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制，基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”“轴向”、“周向”、“径向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0034]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS逻辑控制电路，其特征在于，包括：第一电路，所述第一电路用于接入输入电压并转换输出第一控制电压；第二电路，所述第二电路用于接入第一参考电压或第二参考电压以输出逻辑信号；输出电路，所述输出电路分别与所述第一电路和所述第二电路相连，用于接入所述第一控制电压，并根据所述逻辑信号将所述第一控制电压转换以输出第一输出电压和/或第二输出电压，当所述第一输出电压为第一预设范围值时，所述第二输出电压为第二预设范围值；当所述第一输出电压为所述第二预设范围值时，所述第二输出电压为所述第一预设范围值。2.根据权利要求1所述的CMOS逻辑控制电路，其特征在于，所述输出电路包括第一输入端和第二输入端，所述第一输入端与所述第一电路的输出端连接，所述第二输入端与所述第二电路的输出端连接。3.根据权利要求1所述的CMOS逻辑控制电路，其特征在于，所述输出电路包括N个第一输出端和N个第二输出端，所述N个第一输出端用于输出所述第一输出电压，所述N个第二输出端用于输出所述第二输出电压。4.根据权利要求1或3所述的CMOS逻辑控制电路，其特征在于，所述第一预设范围值为0
‑
1.5V，所述第二预设范围值为5
‑<...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：深圳市泰高技术有限公司，
类型：发明
国别省市：