图形化掩膜层的制备方法和半导体结构的制备方法技术

本发明专利技术提供一种图形化掩膜层的制备方法和半导体结构的制备方法。图形化掩膜层的制备方法包括：提供基底；于基底的表面形成图形化光阻层，图形化光阻层内具有第一开口，第一开口暴露出基底的表面；于开口内及图形化光阻层的表面形成化学修整涂层；对所得结构进行处理，使部分图形化光阻层与化学修整涂层反应，以形成光阻反应层；显影去除化学修整涂层及光阻反应层，以得到图形化掩膜层，图形化掩膜层内具有第二开口，第二开口暴露出基底的表面。本发明专利技术的图形化掩膜层的制备方法不需要刻蚀工艺便能获得图形化掩膜层，因此不会损伤基底，进而不会损伤基底内的源区等结构，可以提升器件性能，降低器件的缺陷数量，提高产品良率。率。率。

【技术实现步骤摘要】
图形化掩膜层的制备方法和半导体结构的制备方法


[0001]本专利技术涉及集成电路
，特别是涉及一种图形化掩膜层的制备方法和半导体结构的制备方法。

技术介绍

[0002]随着半导体技术的发展，半导体结构的制备工艺和制备过程带来的缺陷及缺陷改善方法越来越受到研发和产线的重视，其中关于半导体结构的有源区损伤的研究被重点关注。现有技术制备半导体结构时，很多时候会用到图形化掩膜层，而目前形成所需的图形化掩膜层时经常会用到干法刻蚀工艺，而在使用干法刻蚀工艺得到所需的图形化掩膜层时，容易损伤基底内的有源区，导致缺陷超出上限，产品良率降低。因此亟需一些优良的半导体结构制备方法来改善基底内有源区被制备工艺带来的损伤，获得性能更为优良的半导体结构和器件。

技术实现思路

[0003]为解决上述技术问题，本专利技术设计了一种图形化掩膜层的制备方法和半导体结构的制备方法，不需要进行刻蚀便能获取所需的结构，不会损伤基底内的有源区，可以降低产品缺陷数量，提高产品良率。
[0004]本专利技术设计了一种图形化掩膜层的制备方法，所述图形化掩膜层的制备方法包括：
[0005]提供基底；
[0006]于所述基底的表面形成图形化光阻层，所述图形化光阻层内具有第一开口，所述第一开口暴露出所述基底的表面；
[0007]于所述开口内及所述图形化光阻层的表面形成化学修整涂层；
[0008]对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层；
[0009]显影去除所述化学修整涂层及所述光阻反应层，以得到所述图形化掩膜层，所述图形化掩膜层内具有第二开口，所述第二开口暴露出所述基底的表面。
[0010]本专利技术的图形化掩膜层的制备方法，通过在基底表面形成图形化光阻层，图形化光阻层内具有第一开口，在开口内及图形化光阻层的表面形成化学修整涂层，然后使部分图形化光阻层与化学修整涂层反应，再通过显影去除化学修整涂层及光阻反应层，得到图形化掩膜层，即本专利技术的图形化掩膜层的制备方法不需要刻蚀工艺便能获得图形化掩膜层，因此不会损伤基底，进而不会损伤基底内的源区等结构，可以提升器件性能，降低器件的缺陷数量，提高产品良率。
[0011]在其中一个实施例中，所述对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层，包括：
[0012]对所得结构进行烘烤，使部分所述图形化光阻层与所述化学修整涂层反应，以形
成光阻反应层。
[0013]在其中一个实施例中，对所得结构进行烘烤的烘烤温度为50℃～150℃；对所得结构进行烘烤的烘烤时间为1min～3h。
[0014]本专利技术还提供一种半导体结构的制备方法，包括：
[0015]提供基底，所述基底内形成有源区；
[0016]于所述基底的表面形成图形化光阻层，所述图形化光阻层内具有第一开口，所述第一开口暴露出所述有源区；
[0017]基于所述图形化光阻层对所述有源区进行第一离子注入，以于所述有源区内形成阱区；
[0018]于所述开口内及所述图形化光阻层的表面形成化学修整涂层；
[0019]对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层；
[0020]显影去除所述化学修整涂层及所述光阻反应层，以得到所述图形化掩膜层，所述图形化掩膜层内具有第二开口，所述第二开口暴露出所述基底的表面；
[0021]基于所述图形化掩膜层对所述有源区进行第二离子注入，以于所述阱区内形成轻掺杂区。
[0022]本专利技术的半导体结构的制备方法，基底内形成有有源区，通过在基底表面形成图形化光阻层，图形化光阻层内具有第一开口，第一开口可以暴露出有源区，对有源区进行第一离子注入，可在有源区内形成阱区，然后在开口内及图形化光阻层的表面形成化学修整涂层，化学修整涂层便可与有源区直接接触，然后使部分图形化光阻层与化学修整涂层反应，再通过显影去除化学修整涂层及光阻反应层，得到图形化掩膜层，基于图形化掩膜层对有源区进行第二离子注入，可于所述阱区内形成轻掺杂区，便获得本专利技术的半导体结构；即本专利技术的半导体结构的制备方法不需要刻蚀工艺便能获得图形化掩膜层，即使化学修整涂层与基底直接接触，也不会损伤基底，进而不会损伤基底内的有源区和有源区内的阱区，可以提升器件性能，降低器件的缺陷数量，提高产品良率。
[0023]在其中一个实施例中，所述对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层，包括：
[0024]对所得结构进行烘烤，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层。
[0025]在其中一个实施例中，对所得结构进行烘烤的烘烤温度为50℃～150℃；对所得结构进行烘烤的烘烤时间为1min～3h。
[0026]在其中一个实施例中，所述于所述基底的表面形成图形化光阻层之前，还包括：
[0027]于所述基底的表面形成介质层；
[0028]于所述介质层远离所述基底的表面形成栅极；所述图形化光阻层位于所述介质层远离所述基底的表面，所述第一开口还暴露出所述栅极。
[0029]在其中一个实施例中，所述轻掺杂区包括源区及漏区，所述源区及所述漏区分别位于所述栅极相对的两侧。
[0030]在其中一个实施例中，所述基底包括掺杂基底，所述基底的掺杂类型及所述轻掺杂区的掺杂类型均为第一掺杂类型；所述阱区的掺杂类型为第二掺杂类型。
[0031]在其中一个实施例中，所述第一掺杂类型包括P型，所述第二掺杂类型包括N型；或所述第一掺杂类型包括N型，所述第二掺杂类型包括P型。
附图说明
[0032]图1是本专利技术一个实施例中图形化掩膜层的制备方法的流程图；
[0033]图2是本专利技术一个实施例中图形化掩膜层的制备方法中步骤S102所得结构的截面结构示意图；
[0034]图3是本专利技术一个实施例中图形化掩膜层的制备方法中步骤S103所得结构的截面结构示意图；
[0035]图4是本专利技术一个实施例中图形化掩膜层的制备方法中步骤S104所得结构的截面结构示意图；
[0036]图5是本专利技术一个实施例中图形化掩膜层的制备方法中步骤S105所得结构的截面结构示意图；
[0037]图6是本专利技术一个实施例中半导体结构的制备方法的流程图；
[0038]图7是本专利技术的半导体结构的制备方法的于基底的表面形成图形化光阻层之前还包括形成介质层及栅极的实施例的完整步骤流程图；
[0039]图8是本专利技术一个实施例中半导体结构的制备方法中步骤S701所得结构的截面结构示意图；
[0040]图9是本专利技术一个实施例中半导体结构的制备方法中步骤S702所得结构的截面结构示意图；
[0041]图10是本专利技术一个实施例中半导体结构的制备方法中步骤S703所得结构的截面结构示意图；
[0042]图11是本专利技术一个实施例中半导体结构的制备方法中步骤S70本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图形化掩膜层的制备方法，其特征在于，所述图形化掩膜层的制备方法包括：提供基底；于所述基底的表面形成图形化光阻层，所述图形化光阻层内具有第一开口，所述第一开口暴露出所述基底的表面；于所述开口内及所述图形化光阻层的表面形成化学修整涂层；对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层；显影去除所述化学修整涂层及所述光阻反应层，以得到所述图形化掩膜层，所述图形化掩膜层内具有第二开口，所述第二开口暴露出所述基底的表面。2.根据权利要求1所述的图形化掩膜层的制备方法，其特征在于，所述对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层，包括：对所得结构进行烘烤，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层。3.根据权利要求2所述的图形化掩膜层的制备方法，其特征在于，对所得结构进行烘烤的烘烤温度为50℃～150℃；对所得结构进行烘烤的烘烤时间为1min～3h。4.一种半导体结构的制备方法，其特征在于，包括：提供基底，所述基底内形成有源区；于所述基底的表面形成图形化光阻层，所述图形化光阻层内具有第一开口，所述第一开口暴露出所述有源区；基于所述图形化光阻层对所述有源区进行第一离子注入，以于所述有源区内形成阱区；于所述开口内及所述图形化光阻层的表面形成化学修整涂层；对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层；显影去除所述化学修整涂层及所述光阻反应层，以得到所述图形化掩膜层...

【专利技术属性】
技术研发人员：李乐，叶蕾，胡林辉，黄永彬，王峰，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：