一种基于TSV和FanOUT技术的机电控制SiP电路装置制造方法及图纸

本实用新型专利技术涉及机电控制技术领域，具体涉及一种基于TSV和FanOUT技术的机电控制SiP电路装置。包括底层FPGA信号处理装置和顶层DSP信号控制装置，两者通过PoP形式堆叠构成SiP电路装置；所述FPGA信号处理装置包括FPGA、PROM、六通道ADC、四通道DAC、旋变解码器和若干TSV芯片；所述DSP信号控制装置包括DSP、EEPROM、看门狗等芯片。所述FPGA信号处理装置和DSP信号控制装置通过再布线层将Wire

【技术实现步骤摘要】
一种基于TSV和FanOUT技术的机电控制SiP电路装置


[0001]本技术涉及机电控制
，具体涉及一种基于TSV和FanOUT技术的机电控制SiP电路装置。

技术介绍

[0002]传统机电控制电路装置一般采用PCB板级设计，大量器件如DSP、FPGA、ADC、DAC、EEPROM等按一定约束和规则布局在PCB上，其占用面积较大，且模拟信号易受到外部电磁信号干扰，有一定的局限性。
[0003]随集成电路封装技术发展，SiP采用多芯片单封装可以大幅度降低电路占用面积，提高系统可靠性，并降低成本。常规的SiP方案一般采用基板形式，将不同芯片平铺在塑封或陶瓷基板上，在基板上实现走线互联，再将需要的信号和电源进行扇出。受基板加工工艺限制和封装工艺限制，基板尺寸过大会产生翘曲，故集成芯片数量有限；Wire
‑
Bond和Flip
‑
Chip对基板表面处理工艺要求不同，因而导致混合型基板芯片间距拉大，导致集成度降低。为此，我们提出了一种基于TSV和FanOUT技术的机电控制SiP电路装置，以解决上述问题。

技术实现思路

[0004]针对现有技术的不足，本技术提供了一种基于TSV和FanOUT技术的机电控制SiP电路装置，集成了DSP和FPGA等芯片，实现系统控制和信号处理双集成，采用无基板封装形式，大大提高了系统集成度，具有广泛的应用场景。
[0005]本技术通过以下技术方案予以实现：
[0006]一种基于TSV和FanOUT技术的机电控制SiP电路装置，包括底层FPGA信号处理装置和顶层DSP信号控制装置，两者通过PoP形式堆叠构成SiP电路装置；
[0007]所述FPGA信号处理装置包括FPGA、PROM、六通道ADC、四通道DAC、旋变解码器和若干TSV芯片；
[0008]所述DSP信号控制装置包括DSP、EEPROM、看门狗等芯片。
[0009]优选的，所述FPGA信号处理装置和DSP信号控制装置通过再布线层将Wire
‑
Bond芯片转换为Flip
‑
Chip芯片进行连接，并通过集成TSV芯片实现垂直互联。
[0010]优选的，所述DSP通过底层TSV将信号扇出或连接至FPGA，所述FPGA以EMIF总线形式挂在DSP外设总线上，DSP作为主设备，FPGA作为从设备。
[0011]优选的，所述FPGA使用电路装置内部PROM作为配置芯片，装置内部ADC、DAC作为模拟电路接口。
[0012]优选的，所述DSP为控制类器件，所述FPGA为信号处理类器件。
[0013]优选的，所述FPGA信号处理装置和DSP信号控制装置，均采用倒装焊形式使用。
[0014]优选的，所述FPGA信号处理装置TSV区域顶层留有专用的焊盘，用于和DSP信号控制装置堆叠焊接，从而实现PoP封装形式。
[0015]本技术的有益效果为：
[0016]本技术将TSV和FanOUT技术，创新性应用在机电控制领域，实现了高密度系统性集成。相比常规PCB板级和普通基板性机电控制电路，本装置体积缩小70％以上，重量减轻80％以上，并具有更短的电气传输路径，降低信号传输延迟，提高模拟电路抗干扰能力，提供系统可靠性。本技术集成了DSP和FPGA等芯片，实现系统控制和信号处理双集成，采用无基板封装形式，大大提高了系统集成度，具有广泛的应用场景。
附图说明
[0017]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为机电控制SiP电路装置整体系统框图。
[0019]图2为机电控制SiP电路装置一体化封装示意图。
[0020]图3为机电控制SiP电路装置布局示意图。
[0021]图中：100
‑
FPGA信号处理装置、200
‑
DSP信号控制装置。
具体实施方式
[0022]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0023]请参阅图1～图3所示，本实施例具体公开提供了一种基于TSV和FanOUT技术的机电控制SiP电路装置的技术方案，包括底层FPGA信号处理装置100和顶层DSP信号控制装置200，两者通过PoP形式堆叠构成SiP电路装置。所述FPGA信号处理装置100包括FPGA、PROM、六通道ADC、四通道DAC、旋变解码器和若干TSV芯片；所述DSP信号控制装置200包括DSP、EEPROM、看门狗等芯片。所述FPGA信号处理装置100和DSP信号控制装置200通过再布线工艺将Wire
‑
Bond芯片转换为Flip
‑
Chip芯片进行连接，并通过集成TSV芯片实现垂直互联。
[0024]在本技术方案的基础上，所述FPGA以EMIF总线形式挂在DSP外设总线上，DSP作为主设备，FPGA作为从设备。所有通信有DSP发起，FPGA响应，FPGA可发送中断信号给DSP。
[0025]所述DSP可通过装置内部看门狗电路实现硬件复位功能，并可通过SPI总线读写EEPROM数据内容。
[0026]所述FPGA可使用电路装置内部PROM作为配置芯片，装置内部ADC、DAC作为模拟电路接口，从而简化外围电路设计，提高电路可靠性。
[0027]所述底层FPGA信号处理装置100集成若干颗TSV芯片，实现信号垂直互联，从而为PoP封装提供信号链路通道。
[0028]所述FPGA信号处理装置100和DSP信号控制装置200，采用再布线FanOUT的方式进行晶圆级重构，从而形成独立封装体，实现无基板设计。
[0029]所述FPGA信号处理装置100和DSP信号控制装置200，均采用倒装焊形式使用，FPGA
信号处理装置100TSV区域顶层留有专用的焊盘，用于和DSP信号控制装置200堆叠焊接，从而实现PoP封装形式。
[0030]本技术提供了一种基于TSV和FanOUT技术的机电控制SiP电路装置。通过TSV技术，实现了封装体的垂直互通，将芯片的顶层和底层实现电气连接，从而为芯片的堆叠提供电路通道；通过FanOUT技术，将不同的裸芯片和TSV进行多芯片重构，基于RDL技术实现不同芯片及TSV的电气互联；通过FanOUT技术，实现了多芯片的高密度集成，降低了不同裸芯片之间的距离本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于TSV和FanOUT技术的机电控制SiP电路装置，其特征在于：包括底层FPGA信号处理装置和顶层DSP信号控制装置，两者通过PoP形式堆叠构成SiP电路装置；所述FPGA信号处理装置包括FPGA、PROM、六通道ADC、四通道DAC、旋变解码器和若干TSV芯片；所述DSP信号控制装置包括DSP、EEPROM、看门狗芯片。2.根据权利要求1所述的一种基于TSV和FanOUT技术的机电控制SiP电路装置，其特征在于，所述FPGA信号处理装置和DSP信号控制装置通过再布线层将Wire
‑
Bond芯片转换为Flip
‑
Chip芯片进行连接，并通过集成TSV芯片实现垂直互联。3.根据权利要求1所述的一种基于TSV和FanOUT技术的机电控制SiP电路装置，其特征在于，所述DSP通过底层TSV将信号扇出或连接至FPGA，所述FPG...

【专利技术属性】
技术研发人员：李居强，沈丹丹，张小恺，孙晓冬，王熙文，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：新型
国别省市：