一种基于复合衬底的场效应晶体管及其制作方法技术

本发明专利技术公开了一种基于复合衬底的场效应晶体管及其制作方法，场效应晶体管包括：基础衬底、复合衬底、单晶硅层、介电层、源极区域、漏极区域和栅极区域；基础衬底的表面依次层叠复合衬底、单晶硅层和介电层；复合衬底包括金刚石层和多晶硅层，金刚石层与基础衬底接触，多晶硅层与单晶硅层接触；单晶硅层的两端分别设置有源极掺杂区和漏极掺杂区，源极掺杂区的上方设有源极区域，漏极掺杂区的上方设有漏极区域；介电层设置在单晶硅层的表面；源极区域设置在源极掺杂区的上方的介质层，漏极区域设置在漏极掺杂区的上方的介质层，单晶硅层的未掺杂区的上方的介电层设置有栅极区域。本发明专利技术实施例中能够有效降低晶体管场效应管的工艺制造难度。造难度。造难度。

A field effect transistor based on composite substrate and its fabrication method

【技术实现步骤摘要】
一种基于复合衬底的场效应晶体管及其制作方法


[0001]本专利技术涉及半导体
，尤其是涉及一种基于复合衬底的场效应晶体管及其制作方法。

技术介绍

[0002]伴随着5G时代的到来，半导体及微电子领域的飞速发展，使得人们对于器件性能及速度的需求越来越大。基于以往的经验，集成电路的发展，主要通过减小晶体管尺寸，提高单位面积芯片内的晶体管数量来实现。但是随着集成电路制程发展，芯片内部晶体管数量的增多导致功率密度急剧上升，芯片平均温度升高，甚至引起芯片的局部过热，进一步提升集成电路的性能变得愈加困难。集成电路中的热主要由晶体管等有源器件运算时产生。由于发热量增大，温度不断上升，从而引起互连线的电迁移现象、晶体管运行效率下降以及漏电功率提高。同时芯片制造的可靠性问题也会因为温度的上升而更加严重。因此，散热问题已经成为制约集成电路性能进一步提升的瓶颈。
[0003]现有的场效应晶体管采用单一金刚石作为场效应晶体管的散热衬底，以解决场效应晶体管工作时的热集中问题，但是现有的场效应晶体管采用单一金刚石作为场效应管的散热衬底，由于金刚石的打孔工艺不成熟，随着金刚石厚度的增加，打孔的难度逐渐增加，而且难以在金刚石的表面进行抛光，导致现有的场效应晶体管的工艺制造难度较大。

技术实现思路

[0004]本专利技术提供了一种基于复合衬底的场效应晶体管及其制作方法，以解决现有的场效应晶体管的工艺制造难度较大的技术问题。
[0005]本专利技术的一个实施例提供了一种基于复合衬底的场效应晶体管，包括：
[0006]基础衬底、复合衬底、单晶硅层、介电层、源极区域、漏极区域和栅极区域；
[0007]所述基础衬底的表面依次层叠所述复合衬底、所述单晶硅层和所述介电层；
[0008]所述复合衬底包括金刚石层和多晶硅层，所述金刚石层与所述基础衬底接触，所述多晶硅层与所述单晶硅层接触；
[0009]所述单晶硅层的两端分别设置有源极掺杂区和漏极掺杂区，所述源极掺杂区的上方设有源极区域，所述漏极掺杂区的上方设有漏极区域；
[0010]所述介电层设置在所述单晶硅层的表面；
[0011]所述源极区域设置在所述源极掺杂区的上方的介质层，所述漏极区域设置在所述漏极掺杂区的上方的介质层，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层设置有所述栅极区域。
[0012]进一步的，所述场效应晶体管还包括隔离层，所述隔离层穿透所述单晶硅层和所述多晶硅层与所述金刚石层接触。
[0013]进一步的，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层的长度大于所述栅极区域的长度，所述源极掺杂区的长度大于所述源极区域的长度，
所述漏极掺杂区的长度大于所述漏极区域的长度，且所述栅极区域不与所述漏极区域和所述源极区域连接。
[0014]进一步的，所述金刚石层包括单晶结构金刚石层和多晶结构金刚石层的其中一种。
[0015]本专利技术实施例提供了一种如上述的场效应晶体管的制作方法，包括：
[0016]提供一基础衬底，在所述基础衬底的表面通过外延形成金刚石层，在所述金刚石层的表面通过外延生成多晶硅层；
[0017]在临时载板上形成单晶硅，并通过键合的方式转移至所述多晶硅未与所述金刚石层接触的表面；
[0018]在所述单晶硅层和所述多晶硅层进行深硅蚀刻形成硅深坑，在所述硅深坑内形成隔离带；
[0019]在所述单晶硅层中形成预设深度的源极掺杂区和漏极掺杂区，并在所述单晶硅层的表面形成介电层；
[0020]在所述源极掺杂区的上方的介电层上沉积源极结构，在所述漏极掺杂区的上方的介电层上沉积漏极结构，在所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方覆盖的介电层上方沉积栅极结构。
[0021]进一步的，在所述单晶硅层的表面形成预设深度的源极掺杂区和漏极掺杂区，包括：
[0022]对单晶硅层进行离子掺杂，剥离所述单晶硅层上的光刻胶并对所述单晶硅层的表面进行抛光，得到源极掺杂区和漏极掺杂区。
[0023]进一步的，所述介电层的形成方式包括电子束蒸镀、磁控溅射和化学气相沉积。
[0024]进一步的，所述金刚石层的外延工艺包括离子蒸镀法、溅射法和化学气相沉积法。
[0025]进一步的，所述多晶硅层和所述单晶硅层的表面采用化学机械抛光方法进行表面抛光。
[0026]进一步的，所述深硅蚀刻的方法包括KOH溶液湿蚀刻法、氟F基化学气体蚀刻法和Cl2离子体干蚀刻法的其中一种。
[0027]在本专利技术实施例中，复合衬底由金刚石层和多晶硅层组成，其中多晶硅层为通过金刚石层外延形成，通过设置复合衬底作为场效应晶体管的散热衬底，不仅能够有效解决场效应晶体管工作时的热集中问题，而且能够在复合衬底的多晶硅层上进行表面抛光，避免直接对金刚石层进行表面抛光，能够有效降低晶体管场效应管的工艺制造难度。
附图说明
[0028]图1是本专利技术实施例提供的一种基于复合衬底的场效应晶体管的结构示意图；
[0029]图2是本专利技术实施例提供的一种基于复合衬底的场效应晶体管的制作方法的流程示意图；
[0030]图3是本专利技术实施例提供的一种基于复合衬底的场效应晶体管的制作方法的另一流程示意图。
具体实施方式
[0031]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0032]在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0033]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0034]请参阅图1，本专利技术的一个实施例提供了一种基于复合衬底20的场效应晶体管，包括：
[0035]基础衬底10、复合衬底20、单晶硅层30、介电层40、源极区域50、漏极区域60和栅极区域90；
[0036]基础衬底10的表面依次层叠复合衬底20、单晶硅层30和介电层40；
[0037]复合衬底20包括金刚石层21和多晶硅层22，金刚石层21与基础衬底10接触，多晶硅层22与单晶硅层30接触；
[0038]单晶硅层30的两端分别设置有源极掺本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于复合衬底的场效应晶体管，其特征在于，包括：基础衬底、复合衬底、单晶硅层、介电层、源极区域、漏极区域和栅极区域；所述基础衬底的表面依次层叠所述复合衬底、所述单晶硅层和所述介电层；所述复合衬底包括金刚石层和多晶硅层，所述金刚石层与所述基础衬底接触，所述多晶硅层与所述单晶硅层接触；所述单晶硅层的两端分别设置有源极掺杂区和漏极掺杂区，所述源极掺杂区的上方设有源极区域，所述漏极掺杂区的上方设有漏极区域；所述介电层设置在所述单晶硅层的表面；所述源极区域设置在所述源极掺杂区的上方的介质层，所述漏极区域设置在所述漏极掺杂区的上方的介质层，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层设置有所述栅极区域。2.如权利要求1所述的基于复合衬底的场效应晶体管，其特征在于，还包括隔离层，所述隔离层穿透所述单晶硅层和所述多晶硅层与所述金刚石层接触。3.如权利要求1所述的基于复合衬底的场效应晶体管，其特征在于，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层的长度大于所述栅极区域的长度，所述源极掺杂区的长度大于所述源极区域的长度，所述漏极掺杂区的长度大于所述漏极区域的长度，且所述栅极区域不与所述漏极区域和所述源极区域连接。4.如权利要求1所述的基于复合衬底的场效应晶体管，其特征在于，其特征在于，所述金刚石层包括单晶结构金刚石层和多晶结构金刚石层的其中一种。5.一种如权利要求1
‑
4任意一项所述的基于复合衬底的场效应...

【专利技术属性】
技术研发人员：郑伟，燕英强，凌云志，王垚，向迅，崔银花，何思亮，胡川，陈志涛，
申请(专利权)人：广东省科学院半导体研究所，
类型：发明
国别省市：