芯片测试方法及其装置、计算机设备及其可读存储介质制造方法及图纸

本申请涉及一种芯片测试方法及其装置、计算机设备及其可读存储介质。芯片测试方法包括：向待测芯片施加测试信号；向所述待测芯片发送数据信号，所述待测芯片基于所述测试信号和所述数据信号进入测试模式，并对所述待测芯片进行测试电压调节。本申请提供的芯片测试方法，对于每个待测芯片，均由测试信号和数据信号共同控制才可进入测试模式，这样能够利用待测芯片的数据信号信息，实现对待测芯片测试模式的独立控制，进而实现对待测芯片测试电压的独立控制。如此，能够对测试电压进行更精确的调节，提升芯片测试的可靠性水平。提升芯片测试的可靠性水平。提升芯片测试的可靠性水平。

Chip test method and device, computer equipment and readable storage medium

【技术实现步骤摘要】
芯片测试方法及其装置、计算机设备及其可读存储介质


[0001]本申请涉及半导体
，特别是涉及一种芯片测试方法及其装置、计算机设备及其可读存储介质。

技术介绍

[0002]半导体器件测试是为了检验规格的一致性而在晶圆级集成电路上进行的电学参数测量，目的是检验可接受的电学性能。晶圆老化(WLBI，Wafer Level Burn
‑
In)作为一个衡量半导体器件老化程度，在半导体器件制作过程中对减少老化测试的费用及得到良裸晶粒(KGD，Known Good Die)起到决定性作用。
[0003]但在晶圆级老化测试中无法调节每颗芯片的条件，导致测试效果下降。

技术实现思路

[0004]基于此，有必要提供一种芯片测试方法及其装置、计算机设备及其可读存储介质。
[0005]为了实现上述目的，本申请提供了一种芯片测试方法，包括：
[0006]向待测芯片施加测试信号；
[0007]向所述待测芯片发送数据信号，所述待测芯片基于所述测试信号和所述数据信号进入测试模式，并对所述待测芯片进行测试电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法，其特征在于，包括：向待测芯片施加测试信号；向所述待测芯片发送数据信号，所述待测芯片基于所述测试信号和所述数据信号进入测试模式，并对所述待测芯片进行测试电压调节。2.根据权利要求1所述的芯片测试方法，其特征在于，所述待测芯片设置有测试引脚和数据引脚；所述待测芯片通过所述测试引脚接收所述测试信号，并通过所述数据引脚接收所述数据信号。3.根据权利要求1所述的芯片测试方法，其特征在于，所述向待测芯片施加测试信号，包括：向多个所述待测芯片同时发送所述测试信号；多个所述待测芯片位于同一待测晶圆上。4.根据权利要求1至3中任一项所述的芯片测试方法，其特征在于，所述待测芯片设置有接收模块；所述向所述待测芯片发送数据信号，所述待测芯片基于所述测试信号和所述数据信号进入测试模式，包括：所述接收模块根据所述测试信号和所述数据信号生成内部测试信号；所述待测芯片根据所述内部测试信号进入测试模式。5.根据权利要求4所述的芯片测试方法，其特征在于，所述接收模块包括与门。6.根据权利要求1至3中任一项所述的芯片测试方法，其特征在于，所述待测芯片设置有测试模式寄存器；当所述待测芯片配置为寻址模式时，所述向所述待测芯片发送数据信号，所述待测芯片基于所述测试信号和所述数据信号进入测试模式，并对所述待测芯片进行测试电压调节，包括：所述测试模式寄存器根据所述测试信号将待测芯片设置为测试模式；所述待测芯片在接收所述测试信号预设时间段后，接收所述数据信号；在所述数据信号维持预设锁存时间后，根据所述测试信号中携带的测试指令对所述待测芯片进行测试电压调节。7.根据权利要求6所述的芯片测试方法，其特征在于，所述测试指令包括测试电压值；所述根据所述测试信号中携带的测试指令对所述待测芯片进行测试电压调节，包括：根据所述测试信号中携带的测试指令将所述待测芯片的原始电压值调节至测试电压值。8.根据权利要求7所述的芯片测试方法，其特征在于，所述待测芯片具有电压调节电路，所述电压调节电路包括多个负载元件；所述根据所述测试信号中携带的测试指令将所述待测芯片的原始电压值调节至测试电压值，包括：所述待测芯片根据所述测试电压值，调节接入所述电压调节电路的所述负载元件的数量或调节所述电压调节电路的调节频率。9.根据权利要求6所述的芯片测试方法，其特征在于，所述预设时间段包括附加延迟时间、列写延迟时间和奇偶校验时间之和。
10.根据权利要求6所述的芯片测试方法，其特征在于，所述根据所述测试信...

【专利技术属性】
技术研发人员：谷银川，叶亚东，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：