面积高效的高速序列生成器和错误检查器制造技术

公开了一种共享LFSR的组合的错误检查器和序列生成器，其降低了实现所需的复杂性、成本和面积，同时还改善了定时裕度。时钟和数据恢复系统恢复通过信道从远程收发器接收的数据信号。控制逻辑选择系统的不同操作模式。错误检测器比较两个序列信号并响应于两个序列信号之间的差异记录错误。序列生成器生成序列信号，用于由错误检测器用作参考序列信号或用于传输给远程收发器。系统包括一个或多个开关元件，被配置为受制于组合的错误检查器和序列生成器是处于错误检查器模式还是序列生成器模式，选择性地将生成的序列作为反馈路由到序列生成器中，或将接收的序列信号路由到序列生成器中。成器中。成器中。

Area efficient high-speed sequence generator and error checker

【技术实现步骤摘要】
面积高效的高速序列生成器和错误检查器


[0001]本专利技术涉及序列生成器和错误检查器，并且具体地，涉及紧凑的组合PRBS序列生成器和错误检查器。

技术介绍

[0002]通信系统的功能和复杂性不断增加。为了提高测试效率，端用户要求内置的诊断功能来快速调试他们的系统，而不必布置和连接复杂且昂贵的测试设备。在数据中心，这意味着能够中断性能不佳的链路，注入已知的数据模式，诸如伪随机位序列(PRBS)生成器，并检查不同位置的位错误，以成功调试链路。
[0003]工业标准，诸如IEEE 802.3bs/cd，将PRBS13Q生成多项式定义为1+x+x2+x
12
+x
13
，然而，其他多项式也可以用于其他应用。最流行的PRBS生成器和检查器电路分别是基于多路复用器(MUX)/多路分解器(DEMUX)或基于线性反馈移位寄存器(LFSR)的。伪随机位序列(PRBS)生成器和错误检查器是许多有线和无线通信电路中检查信号链功能正确性的组成部分。生成器生成模式(序列信号)并将这些模式递送到信道。在接收站处，检查器检查接收信号中是否有错误。
[0004]在现有技术中，序列生成器和错误检查器是集成电路中每个信道路径内的独立模块。一些PRBS生成多项式需要用具有多输入XOR门的电路来实现。在面积是一个关键因素的设计中，实现PRBS生成器和检查器需要大量的面积，而大量的器件减少了定时裕度。
[0005]图1图示了具有分离的序列生成器和错误检查器的现有技术收发器。此实施例是在空间有限的管芯104上具有下部发送路径和上部接收路径的光学环境。参考下部路径，差分输入108A、108B接收输出信号用于传输。输入108连接到均衡器112，均衡器112在传输之前对信号执行均衡。均衡器112的输出馈入一个或多个缓冲器116，缓冲器116又连接到时钟和数据恢复电路(CDR)120和多路复用器128。序列生成器124也连接到多路复用器128，以向多路复用器提供伪随机数序列。多路复用器的输出连接到驱动器132，驱动器132被配置为在输出140上呈现输出信号。错误检查器136被配置为接收输出信号并基于与已知和期望的位模式(序列)的比较来执行错误检查，所述位模式(序列)诸如可以由发送站的序列生成器生成。
[0006]转向上部接收路径，输入150接收从光信号转换的电信号。输入150连接到包括反馈电阻器156的跨阻放大器(TIA)154。TIA 154的输出连接到模拟前端(AFE)电路160。AFE电路160连接到CDR 164和多路复用器168。序列生成器172还向多路复用器168提供输入。多路复用器基于控制信号有选择地将输入中的一个输出到驱动器172，驱动器172又将差分输出180A、180B上的接收信号提供给错误检查器176。错误检查176被配置为接收输出信号，并基于与已知和期望的位模式(序列)的比较来执行错误检查，所述位模式(序列)诸如可以由发送站的序列生成器生成。
[0007]作为这种配置的缺点，并且如上所述，序列生成器和错误检查器是单独的模块，并且每个路径作为序列生成器和错误检查器。因此，存在电路的重复。复杂PRBS生成多项式由
具有带多路复用输入的XOR门的电路实现。在工作在几千兆赫及以上的高速电路中，XOR门不是面积高效的，并且需要不期望的大量晶体管来实现。
[0008]图2图示了用于在BICMOS中实现双输入差分XOR门的示例性电路。提供该图是出于讨论的目的，并有助于理解晶体管的数量和实现双输入XOR门的复杂性。这两个输入是A+和A
‑
，表示信号A及其逆信号。同样，第二个信号是B+和B
‑
。虽然这种配置只是一个双输入差分XOR门，但实现起来很复杂，需要十二个双极晶体管，如图所示。实现n输入XOR门的类似电路结构需要2
n
(n+1)个双极晶体管。随着输入数量的增加，所需的晶体管数量几乎呈指数级增长。单个6输入XOR门需要使用448个双极晶体管，并且序列生成器的现有技术实现将需要多个6输入XOR门以及具有较少数量输入的多个XOR门，外加额外的电路元件。现有技术序列生成器的尺寸、成本和复杂性是巨大的。
[0009]此外，对于如此大量的元件，引入了多余的不希望的寄生电容，这将定时裕度降低到不可接受的水平，如果不解决这一问题，将会阻止电路工作。

技术实现思路

[0010]为了克服现有技术中的缺点并提供额外的益处，公开了一种共享的错误检查器和序列生成器。在一个实施例中，该共享的错误检查器和序列生成器包括序列生成器，其具有序列生成器输入、序列生成器输出和一个或多个反馈路径。序列生成器被配置为创建生成的序列信号。错误检测器被配置为比较接收的序列信号与生成的序列信号的差异并将差异记录为错误。该实施例的另一部分是模拟前端，被配置为从远程收发器接收并恢复接收的序列信号。控制逻辑，被配置为在错误检查器模式或序列生成器模式下选择性地建立共享的错误检查器和序列生成器。
[0011]在一种配置中，错误检测器包括一个或多个XOR门。还可以设想，序列生成器可以包括被配置为生成伪随机二进制序列的线性反馈移位寄存器核。共享的错误检查器和序列生成器可以包括一个或多个开关元件，其被配置为选择性地将生成的序列信号作为反馈路由到序列生成器中或者将接收的序列信号路由到序列生成器中。在一个实施例中，序列生成器配置有少于七十个晶体管。还可以设想，序列生成器可以配置有少于三个三输入XOR门。在一种配置中，共享的错误检查器和序列生成器被配置为输出要发送到远程收发器的序列信号。
[0012]还公开了一种用于共享的错误检查器和序列生成器的操作方法，以评估本地收发器处的数据通信系统的操作。该方法包括从远程收发器接收接收的序列信号，并在本地收发器处利用共享的错误检查器和序列生成器生成生成的序列信号。该方法还包括将接收的序列信号提供给共享的错误检查器和序列生成器，并用共享的错误检查器和序列生成器将接收的序列信号与生成的序列信号进行比较。然后，利用共享的错误检查器和序列生成器，响应于接收的序列信号和生成的序列信号之间的差异，生成错误计数。
[0013]在一个实施例中，使用控制逻辑的共享的错误检查器和序列生成器可以被置于错误检查器模式或序列信号生成模式。还公开了错误检测器可以包括一个或多个XOR门。序列生成器可以是被配置为生成伪随机二进制序列的线性反馈移位寄存器核。可以设想，共享的错误检查器和序列生成器包括一个或多个开关元件，其被配置为选择性地将生成的序列信号作为反馈路由到序列生成器中或者将接收的序列信号路由到序列生成器中。在一个实
施例中，序列生成器配置有少于七十个晶体管。序列生成器可以配置有少于三个三输入XOR门。
[0014]还公开了共享线性反馈移位寄存器核的组合的错误检查器和序列生成器。在一种配置中，该系统包括时钟和数据恢复系统，所述数据恢复系统被配置为恢复通过信道从远程收发器接收的时钟信号和数据信号。系统的另一部分是控制逻辑，其被配置为激活组合的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种共享的错误检查器和序列生成器，包括:序列生成器，具有序列生成器输入、序列生成器输出和一个或多个反馈路径，所述序列生成器被配置为创建生成的序列信号；错误检测器，被配置为比较接收的序列信号与生成的序列信号的差异并将所述差异记录为错误；模拟前端，被配置为接收和恢复来自远程收发器的接收的序列信号；以及控制逻辑，被配置为在错误检查器模式或序列生成器模式下选择性地建立所述共享的错误检查器和序列生成器。2.根据权利要求1所述的共享的错误检查器和序列生成器，其中，所述错误检测器包括一个或多个XOR门。3.根据权利要求1所述的共享的错误检查器和序列生成器，其中，所述序列生成器包括被配置为生成伪随机二进制序列的线性反馈移位寄存器核。4.根据权利要求1所述的共享的错误检查器和序列生成器，其中，所述共享的错误检查器和序列生成器包括一个或多个开关元件，所述一个或多个开关元件被配置为选择性地将生成的序列信号作为反馈路由到所述序列生成器中或者将接收的序列信号路由到所述序列生成器中。5.根据权利要求1所述的共享的错误检查器和序列生成器，其中，所述序列生成器配置有少于七十个晶体管。6.根据权利要求1所述的共享的错误检查器和序列生成器，其中，所述序列生成器配置有少于三个三输入XOR门。7.根据权利要求1所述的共享的错误检查器和序列生成器，其中，所述共享的错误检查器和序列生成器被配置为输出要发送到远程收发器的序列信号。8.一种用于共享的错误检查器和序列生成器评估本地收发器处的数据通信系统的操作的方法，包括:从远程收发器接收接收的序列信号；利用共享的错误检查器和序列生成器在所述本地收发器处生成生成的序列信号；将接收的序列信号提供给所述共享的错误检查器和序列生成器；利用所述共享的错误检查器和序列生成器，将接收的序列信号与生成的序列信号进行比较；以及响应于接收的序列信号和生成的序列信号之间的差异，利用所述共享的错误检查器和序列生成器生成错误计数。9.根据权利要求8所述的方法，其中，使用控制逻辑，所述共享的错误检查器和序列生成器可以被置于错误检查器模式或序列信号生成模式。10.权利要...

【专利技术属性】
技术研发人员：D陈，R舒克拉，B利特曼，
申请(专利权)人：MACOM技术解决方案控股公司，
类型：发明
国别省市：