芯片单元和3D芯片制造技术

本申请实施例提供了一种芯片单元和3D芯片，其中，芯片单元包括：衬底层；金属层，金属层包括相对设置的第一表面和第二表面，金属层的第二表面设置在衬底层上；金属层穿孔组件，设置在金属层内，金属层穿孔组件包括：第一导体件、第二导体件和导体连接孔，第一导体件形成于金属层的第一表面，第二导体件形成于金属层的第二表面，导体连接孔形成于金属层内，第二导体件通过导体连接孔连接于第一导体件；衬底通孔，开设在衬底层上，连通于第二导体件；片间连接孔，连接于第一导体件和/或第二导体件。该芯片单元降低了刻蚀的工艺难度，降低了占用金属层的面积，降低了电阻寄生参数和电容寄生参数，缩短了芯片单元的制备周期，降低了生产成本。本。本。

Chip unit and 3D chip

【技术实现步骤摘要】
芯片单元和3D芯片


[0001]本专利技术涉及半导体
，具体而言，涉及一种芯片单元和一种3D芯片。

技术介绍

[0002]随着芯片技术的发展和信息技术需求的提高，3D芯片越来越多的出现在集成电路产业中。3D芯片可以包括堆叠设置的多个芯片单元，由于信号传输的需要，在3D芯片中信号连线需要穿过组成3D芯片的芯片单元。信号连线从芯片的正面到背面通过穿孔实现穿过整个芯片的连接，目前主要是使用穿透硅通孔的TSV(Through Silicon Via)工艺实现的。
[0003]而由于穿透硅通孔需要穿透整个芯片，穿透硅通孔不仅需要穿透组成叠层电路的各种材料，还需要穿透很厚的硅衬底，因此，所以对通孔的刻蚀技术具有较高的要求。同时穿透硅通孔的直径和长度较大，导致穿透硅通孔占用的芯片面积非常大、电阻寄生参数和电容寄生参数大、制造的周期很长、成本高的问题。

技术实现思路

[0004]本专利技术旨在至少解决现有技术或相关技术中存在的技术问题之一。
[0005]有鉴于此，根据本申请实施例的第一方面提出了一种芯片单元，包括：衬底层；金属层，金属层包括相对设置的第一表面和第二表面，金属层的第二表面设置在衬底层上；金属层穿孔组件，设置在金属层内，金属层穿孔组件包括：第一导体件、第二导体件和导体连接孔，第一导体件形成于金属层的第一表面，第二导体件形成于金属层的第二表面，导体连接孔形成于金属层内，第二导体件通过导体连接孔连接于第一导体件，以使信号能够通过衬底层传输至第一表面；衬底通孔，开设在衬底层上，连通于第二导体件；片间连接孔，连接于第一导体件和/或第二导体件。
[0006]在第一方面的第一种可能的实施方式中，片间连接孔包括：导体通孔，导体通孔与第一导体件和/或第二导体件相连接。
[0007]在第一方面的第二种可能的实施方式中，导体通孔是经由第一导体件和/或第二导体件通过金属间生长获得的。
[0008]在第一方面的第三种可能的实施方式中，片间连接孔为柱状。
[0009]在第一方面的第四种可能的实施方式中，片间连接孔用于连接其他芯片的金属层。
[0010]在第一方面的第五种可能的实施方式中，片间连接孔用于连接另一个芯片单元。
[0011]在第一方面的第六种可能的实施方式中，片间连接孔用于连接另一个芯片单元的第一导体件和/或第二导体件。
[0012]在第一方面的第七种可能的实施方式中，片间连接孔用于连接另一个芯片单元的片间连接孔。
[0013]在第一方面的第八种可能的实施方式中，芯片单元还包括：导体介质填充层，填充在衬底通孔内。
[0014]在第一方面的第九种可能的实施方式中，片间连接孔通过导体介质填充层与第二导体件相连接。
[0015]在第一方面的第十种可能的实施方式中，芯片单元还包括：引线，在片间连接孔连接于第一导体件的情况下，引线连接于第二导体件，在引线连接孔连接于第二导体件的情况下，引线连接于第一导体件。
[0016]在第一方面的第十一种可能的实施方式中，芯片单元还包括：衬底导体件，设置在衬底层内；衬底通孔包括底部通孔和中间连接孔，底部通孔开设在衬底的底部，连通于衬底导体件，中间连接孔位于衬底导体件和第二导体件之间，衬底导体件通过中间连接孔连通于第二导体件。
[0017]在第一方面的第十二种可能的实施方式中，中间连接孔的是沿第一表面向衬底层的方向加工而成的。
[0018]在第一方面的第十三种可能的实施方式中，片间连接孔通过衬底导体件与第二导体件相连接。
[0019]在第一方面的第十四种可能的实施方式中，金属层穿孔组件还包括：片内导体件，位于第一导体件和第二导体件之间；其中，导体连接孔为多个，第二导体件通过多个导体连接孔中的部分导体连接孔连接于片内导体件，片内导体件通过多个导体连接孔中的部分导体连接孔连接于第一导体件。
[0020]在第一方面的第十五种可能的实施方式中，片内导体件为多个，多个片内导体件间隔设置在第一导体件和第二导体件之间，相邻的片内导体件通过多个导体连接孔中的部分导体连接孔连接。
[0021]在第一方面的第十六种可能的实施方式中，相邻两个片内导体件之间设置有一个导体连接孔。
[0022]在第一方面的第十七种可能的实施方式中，第一导体件和相邻的片内导体件之间设置有一个导体连接孔。
[0023]在第一方面的第十八种可能的实施方式中，第二导体件和相邻的片内导体件之间设置有一个导体连接孔。
[0024]在第一方面的第十九种可能的实施方式中，导体连接孔的数量与导体连接件的数量的差值为1。
[0025]在第一方面的第二十种可能的实施方式中，衬底通孔沿衬底高度方向的截面为多边形，多边形靠近于金属层的第一边的长度小于多边形远离于金属层的第二长边的长度。
[0026]在第一方面的第二十一种可能的实施方式中，衬底通孔沿衬底高度方向的截面为梯形。
[0027]在第一方面的第二十二种可能的实施方式中，梯形的短边位于衬底层靠近于金属层的一侧，梯形的长边位于衬底层远离于金属层的一侧。
[0028]在第一方面的第二十三种可能的实施方式中，衬底通孔为圆台形。
[0029]在第一方面的第二十四种可能的实施方式中，圆台形包括第一端面和第二端面，第一端面的直径小于第二端面的直径，第一端面位于衬底层靠近于金属层的一侧，第二端面位于衬底层远离于金属层的一侧。
[0030]在第一方面的第二十五种可能的实施方式中，导体连接孔为柱状。
[0031]根据本申请实施例的第二方面提供了一种3D芯片，包括：上述任一技术方案的芯片单元。
[0032]在第二方面的第一种可能的实施方式中，3D芯片还包括：端部芯片，其中，端部芯片的衬底层未经过挖孔处理；芯片单元与端部芯片堆叠设置，且芯片单元通过片间连接孔连接于端部芯片的金属层。
[0033]在第二方面的第二种可能的实施方式中，端部芯片还包括端部芯片连接孔，端部芯片的金属层通过端部芯片连接孔与片间连接孔相连接。
[0034]在第二方面的第三种可能的实施方式中，端部芯片连接孔与片间连接孔的形状相同或相应。
[0035]在第二方面的第四种可能的实施方式中，端部芯片连接孔与片间连接孔的截面形状相同。
[0036]在第二方面的第五种可能的实施方式中，3D芯片包括：至少两个叠置设置的芯片单元；至少两个芯片单元中相邻的两个芯片单元通过片间连接孔连接。
[0037]在第二方面的第六种可能的实施方式中，至少两个芯片单元中相邻的两个芯片单元通过同一个片间连接孔相连接。
[0038]在第二方面的第七种可能的实施方式中，至少两个芯片单元中相邻的两个芯片单元的片间连接孔相连接。
[0039]在第二方面的第八种可能的实施方式中，相邻两个芯片单元的两个片间连接孔的形状相同或相应。
[0040]在第二方面的第九种可能的实施方式中，相邻两个芯片单元的两个片间连接孔的截面形状相同。
[0041]在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片单元，其特征在于，包括：衬底层；金属层，所述金属层包括相对设置的第一表面和第二表面，所述金属层的所述第二表面设置在所述衬底层上；金属层穿孔组件，设置在所述金属层内，所述金属层穿孔组件包括：第一导体件、第二导体件和导体连接孔，所述第一导体件形成于所述金属层的所述第一表面，所述第二导体件形成于所述金属层的所述第二表面，所述导体连接孔形成于所述金属层内，所述第二导体件通过所述导体连接孔连接于所述第一导体件，以使信号能够通过所述衬底层传输至所述第一表面；衬底通孔，开设在所述衬底层上，连通于所述第二导体件；片间连接孔，连接于所述第一导体件和/或所述第二导体件。2.根据权利要求1所述的芯片单元，其特征在于，所述片间连接孔包括：导体通孔，所述导体通孔与所述第一导体件和/或所述第二导体件相连接。3.根据权利要求2所述的芯片单元，其特征在于，所述导体通孔是经由所述第一导体件和/或所述第二导体件通过金属间生长获得的。4.根据权利要求1所述的芯片单元，其特征在于，还包括：导体介质填充层，填充在所述衬底通孔内。5.根据权利...

【专利技术属性】
技术研发人员：李晓骏，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：