像素电路和显示面板制造技术

本发明专利技术实施例公开了一种像素电路和显示面板。像素电路包括：数据写入模块，用于将数据信号写入至驱动模块的控制端；数据写入模块包括第一写入单元和第二写入单元，第一写入单元和第二写入单元串联连接于数据写入通路中；第一写入单元和第二写入单元的连接点为第一节点；数据清除模块，用于将参考电压信号写入驱动模块的控制端，数据清除模块包括第一清除单元和第二清除单元，第一清除单元和第二清除单元串联连接于参考电压信号写入通路中；第一清除单元和第二清除单元的连接点为第二节点；且第一节点和第二节点连接，以使第一节点和第二节点的电位相等。与现有技术相比，本发明专利技术实施例降低了像素电路的漏电，提升了像素电路的性能。能。能。

【技术实现步骤摘要】
像素电路和显示面板


[0001]本专利技术实施例涉及显示
，尤其涉及一种像素电路和显示面板。

技术介绍

[0002]随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中的像素驱动电路在驱动发光器件稳定发光方面起到了非常重要的作用。然而，现有的像素驱动电路的性能还不够理想，存在漏电的问题，漏电问题一方面会使得显示面板的功耗增加，另一方面会导致显示的稳定性较差。

技术实现思路

[0003]本专利技术实施例提供一种像素电路和显示面板，以降低漏电，提升像素电路的性能。
[0004]为实现上述技术目的，本专利技术实施例提供了如下技术方案：
[0005]一种像素电路，包括：
[0006]驱动模块，用于响应数据信号而产生驱动电流，驱动发光器件发光；
[0007]数据写入模块，用于将数据信号写入至所述驱动模块的控制端；所述数据写入模块包括第一写入单元和第二写入单元，所述第一写入单元和所述第二写入单元串联连接于所述数据信号写入的信号通路中；所述第一写入单元和所述第二写入单元的连接点为第一节点；
[0008]数据清除模块，用于将参考电压信号写入所述驱动模块的控制端，所述数据清除模块包括第一清除单元和第二清除单元，所述第一清除单元和所述第二清除单元串联连接于所述参考电压信号写入的信号通路中；所述第一清除单元和所述第二清除单元的连接点为第二节点；且所述第一节点和所述第二节点连接，以使所述第一节点和所述第二节点的电位相等。
[0009]可选地，所述第一写入单元包括控制端、第一端和第二端；所述第二写入单元包括控制端、第一端和第二端；
[0010]其中，所述第一写入单元的控制端和所述第二写入单元的控制端均接入扫描信号，所述第一写入单元的第一端接入所述数据信号，所述第一写入单元的第二端与所述第二写入单元的第一端连接，所述第二写入单元的第二端与所述驱动模块的控制端连接；
[0011]所述第一清除单元包括控制端、第一端和第二端；所述第二清除单元包括控制端、第一端和第二端；
[0012]其中，所述第一清除单元的控制端和所述第二清除单元的控制端均接入清除信号，所述第一清除单元的第一端接入参考电压信号，所述第一清除单元的第二端与所述第二清除单元的第一端连接，所述第二清除单元的第二端与所述驱动模块的控制端连接。
[0013]可选地，所述第一写入单元包括第一晶体管，所述第二写入单元包括第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述扫描信号，所述第一晶体管的第一极接入所述数据信号，所述第一晶体管的第二极与所述第二晶体管的第一极连接，所
述第二晶体管的第二极与所述驱动模块的控制端连接；
[0014]所述第一清除单元包括第三晶体管，所述第二清除单元包括第四晶体管；所述第三晶体管的栅极和所述第四晶体管的栅极均接入所述清除信号，所述第三晶体管的第一极接入所述参考电压信号，所述第三晶体管的第二极与所述第四晶体管的第一极连接，所述第四晶体管的第二极与所述驱动模块的控制端连接。
[0015]可选地，所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极作为所述驱动模块的控制端；所述驱动晶体管的栅极与所述数据写入模块的数据输出端直接连接；
[0016]所述参考电压信号和所述数据信号的电平相反；所述第一晶体管和所述第二晶体管的沟道类型均与所述驱动晶体管的沟道类型相反；且所述第三晶体管和所述第四晶体管的沟道类型均与驱动晶体管的沟道类型相同；
[0017]可选地，所述驱动晶体管为P型晶体管；所述第一晶体管和所述第二晶体管均为N型晶体管；所述第三晶体管和所述第四晶体管均为P型晶体管；
[0018]或者，所述驱动晶体管为N型晶体管；所述第一晶体管和所述第二晶体管均为P型晶体管；所述第三晶体管和所述第四晶体管均为N型晶体管。
[0019]所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极作为所述驱动模块的控制端；所述驱动晶体管的栅极与所述数据写入模块的数据输出端直接连接；
[0020]所述参考电压信号和所述数据信号的电平相同；所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的沟道类型均与所述驱动晶体管的沟道类型相反；
[0021]可选地，所述驱动晶体管为P型晶体管；所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为N型晶体管；
[0022]或者，所述驱动晶体管为N型晶体管；所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为P型晶体管。
[0023]可选地，所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极作为所述驱动模块的控制端；所述驱动晶体管的栅极通过锁存器与所述数据写入模块的数据输出端连接；
[0024]所述参考电压信号和所述数据信号的电平相反；所述第一晶体管和所述第二晶体管的沟道类型均与所述驱动晶体管的沟道类型相同；且所述第三晶体管和所述第四晶体管的沟道类型均与驱动晶体管的沟道类型相反；
[0025]可选地，所述驱动晶体管为P型晶体管；所述第一晶体管和所述第二晶体管均为P型晶体管；所述第三晶体管和所述第四晶体管均为N型晶体管；
[0026]或者，所述驱动晶体管为N型晶体管；所述第一晶体管和所述第二晶体管均为N型晶体管；所述第三晶体管和所述第四晶体管均为P型晶体管。
[0027]可选地，所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极作为所述驱动模块的控制端；所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的沟道类型均相同。
[0028]可选地，像素电路还包括：第一存储模块和第二存储模块；所述第一存储模块与所述驱动模块的控制端连接，用于存储所述驱动模块的控制端的电位；所述第二存储模块与所述第一节点连接，用于存储所述第一节点的电位；
[0029]可选地，所述第一存储模块包括第一电容，所述第一电容的第一端接入第一固定电位，所述第一电容的第二端与所述驱动模块的控制端连接；
[0030]或者，所述第一存储模块包括锁存器，所述锁存器串联连接于所述数据写入模块的数据输出端和所述驱动模块的控制端之间；
[0031]可选地，所述第一存储模块包括第一电容，第一电源信号或者第二电源信号复用为所述第一固定电位；所述第一电源信号和所述第二电源信号为用于产生驱动电流的信号；
[0032]可选地，所述第二存储模块包括第二电容，所述第二电容的第一端接入第二固定电位，所述第二电容的第二端与所述第一节点连接；
[0033]可选地，所述参考电压信号、第一电源信号或者第二电源信号复用为所述第二固定电位；所述第一电源信号和所述第二电源信号为用于产生驱动电流的信号。
[0034]可选地，所述像素电路为数字驱动像素电路，所述数据信号为数字数据信号；所述驱动模块用于在一子帧内响应所述数字数据信号而产生数字驱动电流，且用于响应所述参考电压信号而关闭；
[0035]或者，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动模块，用于响应数据信号而产生驱动电流，驱动发光器件发光；数据写入模块，用于将数据信号写入至所述驱动模块的控制端；所述数据写入模块包括第一写入单元和第二写入单元，所述第一写入单元和所述第二写入单元串联连接于所述数据信号写入的信号通路中；所述第一写入单元和所述第二写入单元的连接点为第一节点；数据清除模块，用于将参考电压信号写入所述驱动模块的控制端，所述数据清除模块包括第一清除单元和第二清除单元，所述第一清除单元和所述第二清除单元串联连接于所述参考电压信号写入的信号通路中；所述第一清除单元和所述第二清除单元的连接点为第二节点；且所述第一节点和所述第二节点连接，以使所述第一节点和所述第二节点的电位相等。2.根据权利要求1所述的像素电路，其特征在于，所述第一写入单元包括控制端、第一端和第二端；所述第二写入单元包括控制端、第一端和第二端；其中，所述第一写入单元的控制端和所述第二写入单元的控制端均接入扫描信号，所述第一写入单元的第一端接入所述数据信号，所述第一写入单元的第二端与所述第二写入单元的第一端连接，所述第二写入单元的第二端与所述驱动模块的控制端连接；所述第一清除单元包括控制端、第一端和第二端；所述第二清除单元包括控制端、第一端和第二端；其中，所述第一清除单元的控制端和所述第二清除单元的控制端均接入清除信号，所述第一清除单元的第一端接入参考电压信号，所述第一清除单元的第二端与所述第二清除单元的第一端连接，所述第二清除单元的第二端与所述驱动模块的控制端连接。3.根据权利要求2所述的像素电路，其特征在于，所述第一写入单元包括第一晶体管，所述第二写入单元包括第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述扫描信号，所述第一晶体管的第一极接入所述数据信号，所述第一晶体管的第二极与所述第二晶体管的第一极连接，所述第二晶体管的第二极与所述驱动模块的控制端连接；所述第一清除单元包括第三晶体管，所述第二清除单元包括第四晶体管；所述第三晶体管的栅极和所述第四晶体管的栅极均接入所述清除信号，所述第三晶体管的第一极接入所述参考电压信号，所述第三晶体管的第二极与所述第四晶体管的第一极连接，所述第四晶体管的第二极与所述驱动模块的控制端连接。4.根据权利要求3所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极作为所述驱动模块的控制端；所述驱动晶体管的栅极与所述数据写入模块的数据输出端直接连接；所述参考电压信号和所述数据信号的电平相反；所述第一晶体管和所述第二晶体管的沟道类型均与所述驱动晶体管的沟道类型相反；且所述第三晶体管和...

【专利技术属性】
技术研发人员：钱先锐，黄飞，张东豪，
申请(专利权)人：成都辰显光电有限公司，
类型：发明
国别省市：