一种多级电压IO单元及其芯片制造技术

本发明专利技术公开了一种多级电压IO单元及其芯片，该芯片包含多级电压IO单元，所述多级电压IO单元包括：IO引脚、可编程DAC、第一开关、第二开关、运放及ESD保护电路；可编程DAC的输入端输入控制信号及数据信号，输出端连接运放正输入端；第一模拟开关的第一端连接可编程DAC输出端，第二端连接IO引脚；运放的输出端引出数据信号线，负输入端连接ESD保护电路的输出端，ESD保护电路的输入端连接IO引脚；第二模拟开关的第一端连接运放输出端，第二端连接IO引脚。本实用新型专利技术结构简单，芯片面积小，成本低，支持多级电压输入和输出。支持多级电压输入和输出。支持多级电压输入和输出。

【技术实现步骤摘要】
一种多级电压IO单元及其芯片


[0001]本技术属于集成电路设计领域，尤其涉及一种多级电压IO单元及其芯片。

技术介绍

[0002]数字逻辑芯片和MCU芯片一般使用Foundry厂家(专门生产制造芯片厂家)或第三方IP厂商提供的通用IO单元实现多个IO引脚，用于高电平或低电平的数字信号输入或输出，这种IO引脚的输入状态只有0(低电平)或1(高电平)，输出状态也只有0(低电平)或1(高电平)以及三态输出禁止。现有的通用IO单元如图1所示。
[0003]使用该通用IO单元存在以下缺陷：一方面，这种通用IO不太适用于多电压多电平的多芯互连的复杂系统。常规解决方法是外加电平转换芯片，导致成本增加，例如将自身的3.3V数字信号通过外置芯片转换成1.8V后再连接目标设备，或反之。另一方面，这种通用IO也不太适用于数模混合芯片及系统，有些外设需要向其提供多种上拉或者下拉电流，有些外设需要MCU向其动态提供多种参考电压，或者感知外设产生的多种信号电压。常规解决方法需要多个电阻、DAC、比较器等，所需元器件较多，成本高，面积较大，不利于IO布局。所以，该方案一直未被数模混合型MCU采用，也一直未在IO单元库中实现。
[0004]中国专利CN201910163902.X公开了复用芯片内的可编程DAC实现可编程上拉电阻或可编程下拉电阻的功能，但是未能在IO单元的多级电平输入输出上有所扩展。

技术实现思路

[0005]专利技术目的：为了解决现有技术中，芯片支持多级电压输入输出而导致电路复杂、元器件多、成本高、不利于商用等问题，本技术提供一种多级电压IO单元及其芯片。
[0006]技术方案：一种多级电压IO单元，包括：
[0007]IO引脚；
[0008]可编程DAC，输入端输入控制信号及数据信号，输出端连接运放正输入端；
[0009]第一模拟开关，第一端连接可编程DAC输出端，第二端连接IO引脚；
[0010]运放，输出端引出数据信号线，负输入端连接ESD保护电路的输出端，ESD保护电路的输入端连接IO引脚；
[0011]第二模拟开关，第一端连接运放输出端，第二端连接IO引脚。
[0012]进一步地，所述可编程DAC的输入端包括一组数据信号线及至少两根模式控制线，数据信号线输入数据信号，模式控制线输入控制信号。
[0013]进一步地，所述运放为轨到轨放大器。
[0014]进一步地，还包括电阻，所述电阻的一端连接第一模拟开关的第二端，电阻的另一端连接IO引脚。
[0015]进一步地，第二模拟开关的第二端连接第一模拟开关的第二端。
[0016]进一步地，还包括模拟信号比较结果数字化模块，所述模拟信号比较结果数字化模块的输入端连接运放输出端，另一端引出数据信号线。
[0017]进一步地，所述第二模拟开关嵌入到运放中，第二模拟开关包括第一PMOS管和第一NMOS管，运放输出端包括第二PMOS管和第二NMOS管，第一PMOS管串联在第二PMOS管的漏端或源端，第一NMOS管串联在第二NMOS管的漏端或源端，第一PMOS管及第一NMOS管的栅端连接运放的三态输出控制端。
[0018]进一步地，所述第二模拟开关嵌入到运放中，第二模拟开关包括第三PMOS管、第三NMOS管、第一组合开关及第二组合开关；运放输出端包括第二PMOS管和第二NMOS管；第一组合开关及第二组合开关分别连接在第二PMOS管和第二NMOS管的栅端；所述第三PMOS管源端接电源，漏端接第二PMOS管栅端；所述第三NMOS管源端接地，漏端接第二NMOS管栅端。
[0019]进一步地，还包括数字电平输入模块、输出模块中的至少一个；所述数字电平输入模块的输入端连接ESD保护电路的输出端，数字电平输入模块的输出端引出数据信号线；所述输出模块包括输出端、第一输入端及第二输入端，输出端连接IO引脚，第一输入端连接使能输出控制端，第二输入端连接数据信号。
[0020]一种含多级电压IO单元的芯片，包括上述多级电压IO单元及模式控制单元，所述模式控制单元的输出端连接可编程DAC的输入端、第一模拟开关的控制端及第二模拟开关的控制端。
[0021]本技术提供一种多级电压IO单元及其芯片，相比较现有技术，存在以下有益效果：
[0022](1)结构简单，仅增加一个运放和两个模拟开关，通过一定的连接关系，通过模式组合设计，实现多级电压比较输入和多级电压缓冲输出的功能。
[0023](2)采用可编程DAC，复用DAC自身的电阻，结合两个模拟开关的控制，通过逻辑组合实现多级电平输入输出的多种模式。
[0024](3)复用了在芯片中难以随工艺提升而减小面积的模拟器件，例如复用了在芯片中成本较高、占面积较大的电阻和运放；增加了在芯片中容易随工艺提升而减小面积的数字器件，例如增加了模式组合控制。在实现多级电压输入输出的效果下，尽可能减小芯片增加的面积，降低芯片增加的成本。
[0025](4)支持多级电压输入和输出，无需增加电平转换芯片。可以为模拟型芯片和数模混合型MCU提供多级电压IO单元，适用于数模混合芯片及系统，提升了芯片的性能。
附图说明
[0026]图1为现有IO单元的结构示意图；
[0027]图2为实施例一多级电压IO单元的结构示意图；
[0028]图3为实施例二嵌入第二模拟开关后的运放结构示意图；
[0029]图4为实施例三嵌入第二模拟开关后的运放结构示意图；
[0030]图5为实施例四多级电压IO单元的结构示意图；
[0031]图6为实施例五多级电压IO单元的结构示意图。
具体实施方式
[0032]下面结合附图和具体实施例对本专利技术做进一步解释说明。
[0033]实施例一：
[0034]一种多级电压IO单元，如图2所示，包括IO引脚PAD、可编程DAC、第一模拟开关K1、第二模拟开关K2、运放及ESD保护电路。可编程DAC的输入端输入控制信号及数据信号，输出端连接运放正输入端。第一模拟开关的第一端连接可编程DAC输出端，第二端连接IO引脚。运放的输出端引出数据信号线C0，负输入端连接ESD保护电路的输出端，ESD保护电路的输入端连接IO引脚，该ESD保护电路为二级ESD保护，一般由数百欧的电阻加GGNMOS或GRNMOS构成，此外IO引脚PAD上还连接有一级ESD保护。第二模拟开关的第一端连接运放输出端。
[0035]所述可编程DAC的输入端包括一组数据信号线DATA及至少两根模式控制线PUE、PDE，数据信号线输入数据信号，模式控制线输入控制信号，用于控制进入何种模式。
[0036]所述运放为轨到轨放大器，运放的输入和输出均支持轨到轨，该轨到轨运放支持0到电源电压全范围的输入和输出。
[0037]还可以包括电阻R，所述电阻R的一端连接第一模拟开关的第二端，电阻R的另一端连接IO引脚。所述电阻的阻值一般为数十欧到数百欧，第一模拟开关的M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多级电压IO单元，其特征在于，包括：IO引脚；可编程DAC，输入端输入控制信号及数据信号，输出端连接运放正输入端；第一模拟开关，第一端连接可编程DAC输出端，第二端连接IO引脚；运放，输出端引出数据信号线，负输入端连接ESD保护电路的输出端，ESD保护电路的输入端连接IO引脚；第二模拟开关，第一端连接运放输出端，第二端连接IO引脚。2.根据权利要求1所述的多级电压IO单元，其特征在于，所述可编程DAC的输入端包括一组数据信号线及至少两根模式控制线，数据信号线输入数据信号，模式控制线输入控制信号。3.根据权利要求1或2所述的多级电压IO单元，其特征在于，所述运放为轨到轨放大器。4.根据权利要求1或2所述的多级电压IO单元，其特征在于，还包括电阻，所述电阻的一端连接第一模拟开关的第二端，电阻的另一端连接IO引脚。5.根据权利要求4所述的多级电压IO单元，其特征在于，第二模拟开关的第二端连接第一模拟开关的第二端。6.根据权利要求1或2所述的多级电压IO单元，其特征在于，还包括模拟信号比较结果数字化模块，所述模拟信号比较结果数字化模块的输入端连接运放输出端，另一端引出数据信号线。7.根据权利要求1或2所述的多级电压IO单元，其特征在于，所述第二模拟开关嵌入到运放中，第二模拟开关包括第一PMOS管和第一NMOS管，运放...

【专利技术属性】
技术研发人员：王春华，
申请(专利权)人：南京沁恒微电子股份有限公司，
类型：新型
国别省市：