硬掩膜及其制备方法、半导体结构的制备方法技术

本公开涉及一种硬掩膜及其制备方法、半导体结构的制备方法。所述硬掩膜，用于刻蚀，包括：掩膜材料层以及层叠设置于所述掩膜材料层上方的牺牲层和等离子体沉积层；其中，所述牺牲层包括：间隔设置的多个支撑部，以及位于任一所述支撑部侧壁上的侧墙；所述侧墙用于定义掩膜图形；所述等离子体沉积层覆盖所述支撑部及所述侧墙。本公开实施例提供的硬掩膜及其制备方法、半导体结构的制备方法可以有效避免等离子体沉积层表面因相邻侧墙之间间隙的宽度大小不一致而出现表面凹凸不平的现象，以利于提高半导体结构的刻蚀精度。提高半导体结构的刻蚀精度。提高半导体结构的刻蚀精度。

Hard mask and its preparation method, preparation method of semiconductor structure

【技术实现步骤摘要】
硬掩膜及其制备方法、半导体结构的制备方法


[0001]本公开涉及半导体制造
，特别是涉及一种硬掩膜及其制备方法、半导体结构的制备方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称DRAM)是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成。其中，存储单元包括：存储电容以及与存储电容电连接的晶体管。晶体管包括栅极、源区和漏区。晶体管的栅极用于与字线电连接。晶体管的源区用于构成位线接触区，以通过位线接触结构与位线电连接。晶体管的漏区用于构成存储节点接触区，以通过存储节点接触结构与存储电容电连接。
[0003]目前，随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。在半导体工艺进入深亚微米阶段后，DRAM的尺寸越来越小，DRAM中的部分器件可以采用自对准双重成像技术(Self
‑
aligned Double Patterning，简称SADP)或自对准四重成像技术(Self
‑
aligned Quadruple Patterni本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硬掩膜，用于刻蚀，其特征在于，包括：掩膜材料层以及层叠设置于所述掩膜材料层上方的牺牲层和等离子体沉积层；其中，所述牺牲层包括：间隔设置的多个支撑部，以及位于任一所述支撑部侧壁上的侧墙；所述侧墙用于定义掩膜图形；所述等离子体沉积层覆盖所述支撑部及所述侧墙。2.根据权利要求1所述的硬掩膜，其特征在于，相邻所述侧墙之间具有间隙；所述等离子体沉积层还填充所述间隙。3.根据权利要求1或2所述的硬掩膜，其特征在于，所述等离子体沉积层包括纯碳沉积层。4.根据权利要求3所述的硬掩膜，其特征在于，所述支撑部与所述等离子体沉积层的材料相同；和/或，所述侧墙与所述支撑部的材料不同，所述侧墙的材料包括氧化物。5.根据权利要求1所述的硬掩膜，其特征在于，所述硬掩膜还包括：位于所述掩膜材料层和所述牺牲层之间的抗反射层。6.一种硬掩膜的制备方法，其特征在于，包括：形成掩膜材料层；在所述掩膜材料层上方形成间隔设置的多个支撑部；在所述支撑部的侧壁上形成侧墙，所述侧墙用于定义掩膜图形；采用第一等离子体沉积工艺，在所述支撑部及所述侧墙的表面形成等离子体沉积层；所述等离子体沉积层覆盖所述支撑部及所述侧墙。7.根据权利要求6所述的硬掩膜的制备方法，其特征在于，相邻所述侧墙之间具有间隙，所述等离子体沉积层还填充所述间隙。8.根据权利要求6所述的硬掩膜的制备方法，其特征在于，所述在所述掩膜材料层上方形成间隔设置的多个支撑部，包括：采用第二等离子体沉积工艺，在所述掩膜材料层上方形成牺牲材料层；采用等离子体溅射蚀刻工艺，将所述牺牲材料层图形化，以形成所述支撑部。9.根据权利要求8所述...

【专利技术属性】
技术研发人员：刘宇恒，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：