栅控达林顿静电防护器件及其制作方法技术

本发明专利技术公开了一种栅控达林顿静电防护器件，包括P型衬底，P型衬底中设有第一DN

【技术实现步骤摘要】
栅控达林顿静电防护器件及其制作方法


[0001]本专利技术涉及集成电路领域，特别涉及一种栅控达林顿静电防护器件及其制作方法。

技术介绍

[0002]随着集成电路制造工艺的发展，工程师们更愿意选择单位面积拥有最高静电放电效率的器件，以提高集成电路的效率。目前，集成电路的ESD保护正在受到从事集成电路相关领域的人员的广泛关注。ESD电涌保护对于高压应用是一个非常重要的挑战。在高压环境下，芯片必须具有较好的高电压和强电流的承受性，它要求非常小的芯片面积具有较高的ESD鲁棒性，这是目前高压ESD保护设计者需要解决的一大难题。因此，设计一个高度鲁棒的片上集成ESD保护器件可以降低芯片的总成本。
[0003]达林顿的功率晶体管应用范围广泛，可用于大功率开关电路，电机调速，逆变电路，其市场前景非常广阔。现在国外的达林顿管的一级BE间电阻都做得很大，都在10Kohm以上，而国内的台面工艺的达林顿晶体管的电阻值一般都不稳定，导致晶体管放大倍数大小不一，对放大倍数要求高的产品,国内生产的达林顿管都不适用。所以国内汽车生产厂家希望尽快生产出R1电阻值大，压降本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅控达林顿静电防护器件，其特征在于：包括P型衬底；所述P型衬底中左侧设有第一DN
‑
Well区，第一DN
‑
Well区底部与P型衬底之间设有第一NBL区；P型衬底中右侧与第一DN
‑
Well区对称设有第二DN
‑
Well区，第二DN
‑
Well区底部与P型衬底之间设有第二NBL区；所述第一DN
‑
Well区上表面从左至右依次设有第一N+注入区和第二N+注入区，第一DN
‑
Well区中设有P
‑
Well区，且P
‑
Well区位于第一N+注入区下方；所述第二DN
‑
Well区上设有P
‑
BODY区，所述P
‑
BODY区上表面从左至右依次设有P+注入区、第三N+注入区和第四N+注入区；所述P+注入区与第三N+注入区之间设有第一多晶硅栅，第三N+注入区与第四N+注入区之间设有第二多晶硅栅；所述第一N+注入区、P
‑
Well区、第一DN
‑
Well区构成第一NPN三极管结构，所述第三N+注入区、第四N+注入区、P
‑
BODY区构成第二NPN三极管结构；所述第二N+注入区、P+注入区连接在一起；所述第一N+注入区、第三N+注入区、第一多晶硅栅连接在一起并作为器件的阳极；所述第四N+注入区、第二多晶硅栅连接在一起并作为器件的阴极。2.根据权利要求1所述的栅控达林顿静电防护器件，其特征在于：所述第一N+注入区左侧设有第一浅槽隔离区，第一N+注入区与第二N+注入区之间设有第二浅槽隔离区，第二N+注入区与P+注入区之间设有第三浅槽隔离区，P+注入区与第三N+注入区之间设有第四浅槽隔离区，第三N+注入区与第四N+注入区之间设有第五浅槽隔离区，第四N+注入区右侧设有第六浅槽隔离区。3.根据权利要求2所述的栅控达林顿静电防护器件，其特征在于：所述第一浅槽隔离区左侧与P型衬底左侧边缘相接触，第一浅槽隔离区右侧与第一N+注入区左侧、P
‑
Well区左侧相接触，所述第二浅槽隔离区左侧与第一N+注入区右侧、P
‑
Well区右侧相接触，第二浅槽隔离区右侧第二N+注入区左侧相接触，所述第三浅槽隔离区横跨第一DN
‑
Well区、P型衬底、第 二DN
‑
Well区和P
‑
BODY区，第三浅槽隔离区左侧与第二N+注入区右侧相接触，第三浅槽隔离区右侧与P+注入区左侧相接触。4.根据权利要求3所述的栅控达林顿静电防护器件，其特征在于：所述第四浅槽隔离区左侧与P+注入区右侧相接触，第四浅槽隔离区右侧第一多晶硅栅左侧相接触，第一多晶硅栅右侧与第三N+注入区左侧相接触；所述第五浅槽隔离区左侧与第三N+注入区右侧...

【专利技术属性】
技术研发人员：金湘亮，包兴涛，汪洋，
申请(专利权)人：湖南师范大学，
类型：发明
国别省市：