一种片上堆叠式差分电感制造技术

本发明专利技术公开了一种片上堆叠式差分电感，采用多层金属进行电感堆叠设计：金属层由上往下依次分别为第一层金属，第二层金属，第三层金属，第四层金属，所述第二层金属与第三层金属为电感线圈主体部分，所述第二层金属与第三层金属各有两个端口，所述第一层金属与第四层金属通过层间通孔，作为金属跳线连接电感线圈主体，电感共有四个端口，差分信号由第二层或第三层金属的差分端口输入，再通过另一对差分端口输出。本发明专利技术延长了电感的信号路径，并充分利用了对称的上下层金属之间的互感，可以在不增加芯片面积的基础上，使得电感的感值，以及电感的品质因数Q值得到提升。电感的品质因数Q值得到提升。电感的品质因数Q值得到提升。

【技术实现步骤摘要】
一种片上堆叠式差分电感


[0001]本专利技术涉及微电子技术，特别是一种片上堆叠式差分电感。

技术介绍

[0002]近年来，CMOS/BiCMOS工艺快速发展，其工艺以高集成度、低成本、低功耗等优势，成为电子产品芯片设计的首选，帮助电子设备实现小型化、高性能、低成本。而随着CMOS/BiCMOS工艺的快速发展，其工艺适用范围已涵盖微波毫米波波段。而高性能的片上无源器件，尤其是片上无源电感的设计，逐渐成为限制电路性能的关键因素，因而发展成为现今的研究热点。
[0003]片上电感作为集成电路中一种重要的无源器件，被广泛应用与射频集成电路中。对于传统无线产品，电感元件对射频系统射频性能影响极大。电感元件作为射频电路的核心部件，被广泛应用于低噪声放大器，功率放大器，压控振荡器中；对整个电路的整体性能均有影响。
[0004]传统的电感设计，通常采用单层金属设计，在硅基衬底上形成金属螺旋电感。螺旋电感虽然简单，但是占用较大的芯片面积。因此，需要设计一种可以在相同面积下有效提高电感的感值，并提高电感品质因数的差分电感。

技术实现思路

[0005]针对现有技术中存在的问题，本专利技术提供了一种延长了电感的信号路径，并充分利用了对称的上下层金属之间的互感，可以在不增加芯片面积的基础上，使得电感的感值，以及电感的品质因数Q值得到提升的片上堆叠式差分电感。
[0006]本专利技术的目的通过以下技术方案实现。
[0007]一种片上堆叠式差分电感，采用多层金属进行电感堆叠设计：金属层由上往下依次分别为第一层金属，第二层金属，第三层金属，第四层金属，所述第二层金属与第三层金属为电感线圈主体部分，所述第二层金属与第三层金属各有两个端口，所述第一层金属与第四层金属通过层间通孔，作为金属跳线连接电感线圈主体，电感共有四个端口，差分信号由第二层或第三层金属的差分端口输入，再通过另一对差分端口输出。
[0008]差分信号以螺旋方式在由第二层金属构成的金属线圈中前进，最终到达线圈二三层之间的过孔处，信号通过过孔到达第三层金属，通过第三层金属构成的电感线圈，信号同样以螺旋方式前进，最终到达差分端口二。第一层和第四层金属分别作为第二层和三层金属构成的电感线圈的金属跳线
[0009]上下层金属线圈对称，上下层金属线圈的线宽相等，线圈金属线间距相等。
[0010]金属线圈的图形结构为矩形、八角形、圆形或正方形。
[0011]堆叠结构为两层电感线圈或多层电感线圈进行堆叠。
[0012]相比于现有技术，本专利技术的优点在于：本专利技术通过采用上述堆叠式差分电感结构，和传统片上电感相比，延长了电感的信号路径，并充分利用了对称的上下层金属之间的互
感，因此在同样的面积条件下，有效的提高了电感的感值，并改善了电感的品质因数。
附图说明
[0013]图1为本专利技术金属层次图。
[0014]图2为电感平面图。
[0015]图3为第一层金属与第二层金属平面图。
[0016]图4为第三层金属与第四层金属平面图。
[0017]图5为本专利技术立体结构图。
具体实施方式
[0018]下面结合说明书附图和具体的实施例，对本专利技术作详细描述。
[0019]本专利技术所述的堆叠式差分电感，采用多层金属进行电感堆叠设计。金属层由上往下依次分别为，第一层金属，第二层金属，第三层金属，第四层金属。其中，第二层金属与第三层金属为电感线圈主体部分，金属线圈图形对称，其各有两个端口。第一层金属与第四层金属通过层间通孔，连接电感线圈。电感共有四个端口。差分信号由第二层或第三层金属的差分端口输入，再通过另一对差分端口输出。
[0020]本专利技术的堆叠式差分电感，金属层次图，如图1所示。其中，过孔一连接第一层金属与第二层金属；过孔二连接第二层金属与第三层金属；过孔三连接第三层金属与第四层金属。
[0021]本专利技术给出的电感平面图如图2所示，第一层金属与第二层金属平面图如图3所示，第三层金属与第四层金属平面图4所示，其电感立体结构图如图5所示。由图2和图3可知，本专利技术的上下层金属线圈对称，上下层金属线圈的线宽相等，线圈金属线间距相等。
[0022]差分信号在电感线圈中的信号通路如图3和图4所示。如图3所示，差分信号由差分端口一进入，以螺旋方式在由第二层金属构成的金属线圈中前进，最终到达线圈过孔处。其中，第一层金属作为第二层金属构成的电感线圈的金属跳线。随后，信号如图4所示，由线圈过孔处出发，通过第三层金属构成的电感线圈。信号同样以螺旋方式前进，最终到达差分端口二。其中，第四层金属作为第三层金属构成的电感线圈的金属跳线。
[0023]本专利技术所述的差分电感堆叠结构，上下层金属线圈对称，上下层金属线圈的线宽相等，线圈金属线间距相等。通过此种结构，利用上下层之间的互感，增强了整个电感的感值。
[0024]本专利技术所述的差分电感堆叠结构，在实际设计过程中，由于实际设计规则限制，上下金属线圈的线宽可以不相等，上下层金属线圈的金属线间距，可以不相等。
[0025]本专利技术所述的差分电感堆叠结构，金属线圈的图形结构可以为矩形，八角形，圆形，并不局限于正方形。
[0026]本专利技术所速的差分电感堆叠结构，其所述金属线圈的圈数，可以根据实际设计需求进行设计，并不局限于本实施实例中所描述圈数。
[0027]本专利技术所述的差分电感堆叠结构不限于两层电感线圈。本专利技术所述的差分电感堆叠结构同样适用于多层电感线圈进行堆叠。
[0028]实施例1
[0029]采用某CMOS工艺，实现了如附图5所示的片上堆叠式差分电感。电感外径尺寸为90um
×
90um，线宽6um，绕线间距2um。电感平面图如图2所示，第一层金属与第二层金属平面图如图3所示，第三层金属与第四层金属平面图4所示，其电感立体结构图如图5所示。由图2和图3可知，本专利技术的上下层金属线圈对称，上下层金属线圈的线宽相等，线圈金属线间距相等。
[0030]差分信号在电感线圈中的信号通路如图3和图4所示。如图3所示，差分信号由差分端口一进入，以螺旋方式在由第二层金属构成的金属线圈中前进，最终到达线圈过孔处。其中，第一层金属作为第二层金属构成的电感线圈的金属跳线。随后，信号如图4所示，由线圈过孔处出发，通过第三层金属构成的电感线圈。信号同样以螺旋方式前进，最终到达差分端口二。其中，第四层金属作为第三层金属构成的电感线圈的金属跳线。
[0031]在该工艺中，第二层和第三层金属为厚铜金属，具有极佳的电导率，非常适合片上电感的主线圈绕线，第一层和第四层为铝金属，用于金属跳线。经过三维电磁场仿真结果显示，在仅90um
×
90um的尺寸空间内，该层叠电感实现了约3nH的电感值以及超过8的品质因数(在2GHz频点)。
[0032]本专利技术并不限于上文讨论的实施方式。以上结合说明书附图和具体实施例作详细的阐述，旨在于为了描述和说明本专利技术涉及的技术方案。本领域的普通技术人员可以理解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片上堆叠式差分电感，其特征在于：采用多层金属进行电感堆叠设计：金属层由上往下依次分别为第一层金属，第二层金属，第三层金属，第四层金属，所述第二层金属与第三层金属为电感线圈主体部分，所述第二层金属与第三层金属各有两个端口，所述第一层金属与第四层金属通过层间通孔，连接电感线圈，电感共有四个端口，差分信号由第二层或第三层金属的差分端口输入，再通过另一对差分端口输出。2.如权利要求1所述的片上堆叠式差分电感，其特征在于，差分信号由差分端口一进入，以螺旋方式在由第二层金属构成的金属线圈中前进，最终到达线圈二三层之...

【专利技术属性】
技术研发人员：万川川，张浩，
申请(专利权)人：中国电子科技集团公司第十四研究所，
类型：发明
国别省市：