层叠电感器、及层叠电感器的安装结构制造技术

本发明专利技术的层叠电感器具备：素体，其通过将由绝缘体构成的多个层向层叠方向层叠而形成；端子电极，其设置于素体的至少一个侧面；和直线状的导体部，其设置于素体内，沿第一方向延伸，在从与第一方向正交的第二方向观察时，导体部在与端子电极重叠的区域具有第一部分，并且在不与端子电极重叠的区域具有第二部分，从第二方向观察时的第一部分的宽度比第二部分的宽度小。的宽度小。的宽度小。

【技术实现步骤摘要】
层叠电感器、及层叠电感器的安装结构


[0001]本专利技术涉及层叠电感器、及层叠电感器的安装结构。

技术介绍

[0002]目前，作为层叠电感器，已知有日本特开平10
‑
144526号公报中记载的电感器。该层叠电感器具备：通过将由绝缘体构成的多个层向层叠方向进行层叠而形成的素体、设置于素体的端面及侧面的端子电极、和设置于素体内且沿素体的长边方向延伸的直线状的导体部。导体部在长边方向的整个区域中具有一定的宽度。

技术实现思路

[0003]在此，在上述那样的层叠电感器中，形成有端子电极从素体的端面绕入侧面的绕入部。在该情况下，在端子电极的绕入部和直线状的导体部之间产生杂散电容。由于这种杂散电容的影响，有时层叠电感器的自谐振频率(SRF)降低。
[0004]本专利技术的目的在于，提供能够提高自谐振频率的层叠电感器、及层叠电感器的安装结构。
[0005]本专利技术提供一种层叠电感器，其具备：素体，其通过将由绝缘体构成的多个层向层叠方向层叠而形成；端子电极，其设置于素体的至少一个侧面；和直线状的导体部，其设置于素体内，沿第一方向延伸，在从与第一方向正交的第二方向观察时，导体部在与端子电极重叠的区域具有第一部分，并且在不与端子电极重叠的区域具有第二部分，从第二方向观察时的第一部分的宽度比第二部分的宽度小。
[0006]在本专利技术的层叠电感器中，在从第二方向观察时，直线状的导体部在与端子电极重叠的区域中具有第一部分。第一部分是容易在与侧面的端子电极之间产生杂散电容的部分。在此，从第二方向观察时的第一部分的宽度比不与端子电极重叠的区域的第二部分的宽度小。由此，能够降低第一部分和侧面的端子电极之间的杂散电容。如上，能够提高层叠电感器的自谐振频率。
[0007]也可以是，从与第一方向及第二方向正交的第三方向观察时的第一部分的宽度比第二部分的宽度小。在该情况下，能够相对增大从第三方向观察时的第二部分的宽度。由此，能够增大不与侧面的端子电极重叠的第二部分的截面面积，因此，能够降低导体部的直流电阻(Rdc)。
[0008]也可以是，从第一方向观察，导体部具有向与第一方向及第二方向正交的第三方向扩展的形状，在素体形成有识别导体部的姿势的标记。在该情况下，通过在将层叠电感器安装于安装基板时确认标记，能够将向第三方向扩展的导体部的姿势设为期望的状态。
[0009]本专利技术提供一种层叠电感器的安装结构，其具备所述层叠电感器和隔着端子电极安装有层叠电感器的安装基板，层叠电感器以从第一方向观察，导体部从安装基板的安装面立起的方式安装。
[0010]在本专利技术的层叠电感器的安装结构中，以将导体部从安装基板的安装面立起的方
式安装了层叠电感器，因此，能够降低在导体部和安装基板之间产生的杂散电容。由此，能够提高层叠电感器的自谐振频率。
[0011]根据本专利技术，可以提供能够提高自谐振频率的层叠电感器、及层叠电感器的安装结构。
附图说明
[0012]图1是表示本专利技术第一实施方式的层叠电感器的立体图。
[0013]图2的(a)是沿着图1所示的IIa
‑
IIa线的截面图，图2的(b)是沿着图1所示的IIb
‑
IIb线的截面图。
[0014]图3的(a)是沿着图1所示的IIIa
‑
IIIa线的截面图，图3的(b)是沿着图1所示的IIIb
‑
IIIb线的截面图。
[0015]图4的(a)是表示第二实施方式的层叠电感器的与图2的(a)对应的截面图，图4的(b)是表示第二实施方式的层叠电感器的与图2的(b)对应的截面图。
[0016]图5的(a)表示第二实施方式的层叠电感器的与图3的(a)对应的截面图，图5的(b)是表示第二实施方式的层叠电感器的与图3的(b)对应的截面图。
[0017]图6的(a)表示将第二实施方式的层叠电感器安装于安装基板的安装结构的、与图3的(a)对应的截面图，图6的(b)表示将第二实施方式的层叠电感器安装于安装基板的安装结构的、与图3的(b)对应的截面图。
具体实施方式
[0018][第一实施方式][0019]参照图1～图3说明本专利技术第一实施方式的层叠电感器。图1是表示本专利技术的第一实施方式的层叠电感器1的立体图。图2的(a)是沿着图1所示的IIa
‑
IIa线的截面图。图2的(b)是沿着图1所示的IIb
‑
IIb线的截面图。图3的(a)是沿着图1所示的IIIa
‑
IIIa线的截面图。图3的(b)是沿着图1所示的IIIb
‑
IIIb线的截面图。
[0020]如图1所示，层叠电感器1具备素体2和端子电极3、4。素体2是通过将由绝缘体构成的多个层向层叠方向层叠而形成的构件。素体2呈长方体形状。此外，在之后的说明中，有时相对于层叠电感器1设定XYZ坐标进行说明。在此，将Z轴方向设为层叠多个层的“层叠方向Z”。另外，将与层叠方向Z正交的方向中的、Y轴方向设为素体2的“长边方向Y”，将X轴方向设为素体2的“短边方向X”。将层叠方向Z中的、上侧设为正侧，底侧设为负侧。将短边方向X及长边方向Y的一侧设为正侧。此外，XYZ坐标是相对于层叠电感器1设定的相对坐标。
[0021]素体2具有层叠方向Z上相对的侧面2a及侧面2b、长边方向Y上相对的端面2c、2d、和短边方向X上相对的侧面2e、2f。侧面2a配置于层叠方向Z的负侧，侧面2b配置于层叠方向Z的正侧。端面2c配置于长边方向Y的负侧，端面2d配置于长边方向Y的正侧。侧面2e配置于短边方向X的负侧，侧面2f配置于短边方向X的正侧。此外，素体2的材料没有特别限定，也可以根据层叠电感器1的用途采用适当的材料，例如，也可以采用玻璃陶瓷等。虽然没有特别限定，素体2的长边方向Y的尺寸被设定为0.3～1.6mm，短边方向X的尺寸被设定为0.3～1.6mm，层叠方向Z的尺寸被设定为0.3～1mm。
[0022]端子电极3、4是形成于素体2的端面2c、2d附近的电极。端子电极3、4在安装层叠电
感器1时与安装基板的端子接合。端子电极3以覆盖端面2c的整个面，并且覆盖侧面2a、2b、2e、2f的端面2c附近的区域的方式设置。端子电极3以从端面2c向侧面2a、2b、2e、2f绕入的方式形成。端子电极4以覆盖端面2d的整个面，并且覆盖侧面2a、2b、2e、2f的端面2d附近的区域的方式设置。端子电极4以从端面2d向侧面2a、2b、2e、2f绕入的方式形成。端子电极3、4以在长边方向Y上相互分离的方式配置。由此，侧面2a、2b、2e、2f的长边方向Y的中央附近的区域成为从端子电极3、4露出的状态。端子电极3、4的材料没有特别限定，也可以根据层叠电感器1的用途采用适当的材料，例如，也可以采用银、铜等。端子电极3、4也可以通过使素体2的端部浸渍于电极的膏体的浸渍法而形成。但是，端子电极3、4的形成方法没有特别限定，也可以通过在素体2的端部印刷电极的膏体等本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种层叠电感器，其中，具备：素体，其通过将由绝缘体构成的多个层向层叠方向层叠而形成；端子电极，其设置于所述素体的至少一个侧面；和直线状的导体部，其设置于所述素体内，沿第一方向延伸，在从与所述第一方向正交的第二方向观察时，所述导体部在与所述端子电极重叠的区域具有第一部分，并且在不与所述端子电极重叠的区域具有第二部分，从所述第二方向观察时的所述第一部分的宽度比所述第二部分的宽度小。2.根据权利要求1所述的层叠电感器，其中，从与所述第一方向及所述第二方向正交的第...

【专利技术属性】
技术研发人员：滨地纪彰，松浦利典，占部顺一郎，飞田和哉，志贺悠人，数田洋一，田久保悠一，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：