使用湿法蚀刻和干法蚀刻制造半导体器件的方法以及半导体器件技术

本公开内容涉及使用湿法蚀刻和干法蚀刻制造半导体器件的方法以及半导体器件。一种用于制造半导体器件的方法包括：在半导体衬底上沉积TiW层，在TiW层上沉积Ti层，在Ti层上沉积Ni合金层，在Ni合金层上沉积Ag层，用光致抗蚀剂至少部分地覆盖Ag层，对Ag层和Ni合金层进行湿法蚀刻，以及对Ti层和TiW层进行干法蚀刻。以及对Ti层和TiW层进行干法蚀刻。以及对Ti层和TiW层进行干法蚀刻。

【技术实现步骤摘要】
使用湿法蚀刻和干法蚀刻制造半导体器件的方法以及半导体器件


[0001]概括地说，本公开内容涉及用于制造半导体器件的方法以及半导体器件，其中在制造半导体器件时使用湿法蚀刻和干法蚀刻。

技术介绍

[0002]半导体器件(特别是功率半导体器件)可以包括需要能够承载大电流和/或承受高电压的电互连。例如，这种需求影响功率半导体管芯的负载电极和衬底(如，引线框架、直接铜键合(direct copper bond，DCB)、直接铝键合(direct aluminum bond，DAB)、活性金属钎焊(active metal brazing，AMB)等)之间的互连。一种可能的互连技术包括：使用专用的烧结金属层将半导体管芯烧结到衬底上。可以例如基于材料的高导电性和导热性、低处理温度、高可靠性、低成本等等，来选择用于烧结金属层的具体材料。制造这种包括烧结金属层的互连可以包括：在烧结金属层下面的半导体衬底上沉积不同金属的叠层。该叠层的金属层可以例如被配置为扩散阻挡层、互粘附层(inter
‑
adhesion layer)等等。此外，可能需要对金属叠层进行图案化以便限定芯片上的金属化区域。为了节省成本，这种图案化工艺不应该太耗时，但它也应当产生平滑的侧壁轮廓并避免图案化金属叠层中的底切(undercut)，否则可能由于其捕获湿气的可能性而引起可靠性风险。用于制造半导体器件的改进方法以及改进的半导体器件可以帮助解决这些和其它问题。
[0003]本专利技术所基于的问题通过独立权利要求的特征来解决。在从属权利要求中描述了进一步的有利示例。

技术实现思路

[0004]各个方面涉及一种用于制造半导体器件的方法，该方法包括：在半导体衬底上沉积TiW层，在TiW层上沉积Ti层，在Ti层上沉积Ni合金层，在Ni合金层上沉积Ag层，用光致抗蚀剂至少部分地覆盖Ag层，对Ag层和Ni合金层进行湿法蚀刻，以及对Ti层和TiW层进行干法蚀刻。
[0005]各个方面涉及一种半导体器件，该半导体器件包括：半导体衬底、布置在半导体衬底上的TiW层、布置在TiW层上的Ti层、布置在Ti层上的Ni合金层、以及布置在Ni合金层上的Ag层，其中Ag层和Ni合金层包括通过至少一种湿法蚀刻工艺制造的侧面，并且其中，Ti层和TiW层包括通过干法蚀刻工艺制造的侧面。
附图说明
[0006]附图示出了示例，并且附图与说明书一起用于解释本公开内容的原理。本公开内容的其它示例和许多预期优点将容易理解，因为通过参考以下的详细描述它们将变得更好理解。附图中的元件不一定相对于彼此成比例。相同的附图标记表示对应的相似部件。
[0007]图1示出了包括金属叠层的半导体器件的截面图，其中金属层的第一层通过湿法
蚀刻进行图案化，而金属层的第二层通过干法蚀刻进行图案化。
[0008]图2示出了另一种半导体器件的截面图，其中金属叠层的上金属层相对于金属叠层的下金属层凹陷。
[0009]图3示出了另一种半导体器件的截面图，其中金属叠层的第一金属层的侧壁被布置为相对于半导体衬底的第一主侧(main side)成小于90
°
的角度，并且其中，金属叠层的第二金属层的侧壁垂直于第一主侧。
[0010]图4A至图4F示出了根据用于制造半导体器件的示例性方法在不同制造阶段的半导体器件。
[0011]图5是用于制造半导体器件的示例性方法的流程图。
具体实施方式
[0012]在以下的详细描述中，参考所描述一个或多个附图的取向，使用诸如“顶部”、“底部”、“左侧”、“右侧”、“上部”、“下部”等等之类的方向术语。由于本公开内容的部件可以以多种不同的取向进行定位，因此方向术语仅用于说明目的。
[0013]此外，虽然仅参照若干实施方式中的一个实施方式来公开示例的特定特征或方面，但是当任何给定或特定应用需要和对任何给定或特定应用有利时，可以将这种特征或方面与其它实施方式的一个或多个其它特征或方面进行组合，除非另外特别说明或者除非在技术上受到限制。此外，术语“示例性”仅意味着作为示例，而不是最佳的或最优的。
[0014]半导体器件的示例可以包括各种类型的半导体芯片或并入在半导体芯片中的电路，其中包括AC/DC或DC/DC转换器电路、功率MOS晶体管、功率肖特基二极管、JFET(结栅极场效应晶体管)、功率双极晶体管、逻辑集成电路、模拟集成电路、功率集成电路、集成有无源器件的芯片等等。
[0015]一个或多个半导体芯片可以由特定的半导体材料(例如，Si、SiC、SiGe、GaAs、GaN)制造，也可以由任何其它半导体材料制造，并且此外，一个或多个半导体芯片可以包含一种或多种非半导体的无机和有机材料，例如，举例而言，绝缘体、塑料或金属。
[0016]半导体芯片可以具有触点焊盘(或电极)，其允许与半导体芯片中包括的集成电路进行电接触。这些电极可以全部布置在半导体芯片的仅一个主面上，或者布置在半导体芯片的两个主面上。它们可以包括施加到半导体芯片的半导体材料的一个或多个电极金属层。可以将电极金属层制造为具有任何期望的几何形状和任何期望的材料成分。
[0017]符号XY是指X的合金，其包括至少Y作为另一种成分。具体而言，它可以指X的合金，其包括作为唯一残余成分的Y(即，封闭式构成)。也就是说，在第二种情况下，符号XY意味着合金XY的成分由X(X的重量百分比)和Y(Y的重量百分比)组成，其余部分只是不可避免的元素。符号XYZ
…
具有类似的含义，即“开放式构成”或“封闭式构成”，其中X、Y、Z
…
构成合金的唯一组分(不可避免的元素除外)。
[0018]图1示出了示例性半导体器件100，其包括半导体衬底110、TiW层120、Ti层130、Ni合金层140和Ag层150。
[0019]Ni合金层140可以包括镍和另一种合适元素的合金。NiV、NiSi和NiN是合适合金的示例，但预期其它镍合金也可能是合适的。为简单起见，将从此处继续描述采用NiV层的实施例。
[0020]将TiW层120布置在半导体衬底110上，例如，布置在第一主侧111上。将Ti层130布置在TiW层120上，特别是直接布置在TiW层120上。将NiV层140布置在Ti层130上，特别是直接布置在Ti层130上。将Ag层150布置在NiV层140上，特别是直接布置在NiV层140上。
[0021]TiW层120、Ti层130、NiV层140和Ag层150包括相应的侧面122、132、142、152，可以以相对于半导体衬底的第一主侧111成特定角度来布置这些侧面。例如，侧面122、132、142、152中的一个或多个可以布置成基本上垂直于第一主侧111。
[0022]通过湿法蚀刻工艺来制造Ag层150的侧面152和NiV层140的侧面142。换言之，侧面152、142包括通过湿法蚀刻工艺制造的表面结构和/或微结构。通过干法蚀刻工艺来制造Ti层130的侧面132和TiW本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制造半导体器件的方法，所述方法包括：在半导体衬底上沉积TiW层，在所述TiW层上沉积Ti层，在所述Ti层上沉积Ni合金层，在所述Ni合金层上沉积Ag层，用光致抗蚀剂至少部分地覆盖所述Ag层，对所述Ag层和所述Ni合金层进行湿法蚀刻，以及对所述Ti层和所述TiW层进行干法蚀刻。2.根据权利要求1所述的方法，其中，使用包含磷酸、乙酸和硝酸的溶液来进行所述湿法蚀刻。3.根据权利要求1或2所述的方法，其中，使用包含氯和氟的气体来进行所述干法蚀刻。4.根据前述权利要求中的一项所述的方法，其中，所述Ag层、所述Ni合金层、所述Ti层和所述TiW层形成叠层，并且其中，从所述Ag层上方看，在所述干法蚀刻之后，所述叠层的每个相应下层比所述叠层的相应上层具有更大的横向延伸，使得所述叠层在所述叠层的不同层之间没有任何底切。5.根据前述权利要求中的一项所述的方法，还包括：在所述干法蚀刻期间，针对所述干法蚀刻去除的残留物来对废气进行光谱分析，以及一旦在所述废气中检测到所述半导体衬底的残留物或者布置在所述半导体衬底和所述TiW层之间的另一层的残留物，就停止所述干法蚀刻。6.根据前述权利要求中的一项所述的方法，其中，在所述湿法蚀刻后不超过12小时内、特别是在不超过6小时内、进一步特别是在不超过1小时内，进行所述干法蚀刻。7.根据前述权利要求中的一项所述的方法，其中，所述光致抗蚀剂仅被施加一次，并且所述光致抗蚀剂用于所述湿法蚀刻和所述干法蚀刻两者。8.根据权利要求1至6中的一项所述的方法，其中，在所述湿法蚀刻和所述干法蚀刻之间，去除所述光致抗蚀剂，并且然后重新施加所述光致抗蚀剂。9.根...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：