一种模拟信号输出电路及使用该电路的多电平Δ∑调制器。模拟信号输出电路由以下部分构成：输出与电平“－１”或“１”相当的模拟信号的２个单位模拟电路；以及，对于从与４值Δ∑调制器输出的编码对应而选择的这２个单位模拟电路输出模拟信号，使其平滑并将其输出的低通滤波器。输入信号为－２或＋２时，加算单位模拟电路的输出，输出与－２或＋２相当的模拟信号。输入信号为－１或＋１时，交替使用单位模拟电路，输出与－１或＋１相当的模拟信号，从而降低由于模拟元件的离散所造成的非线形误差。
【技术实现步骤摘要】
本专利技术涉及将多值数字化信号转换为模拟信号的技术，特别是涉及在多电平Δ∑调制器中适合于将多值数字化信号转换为多电平模拟信号的电路的模拟信号输出电路。
技术介绍
Δ∑调制器在音频、通信等领域被广泛利用，以前也有过各种关于使用Δ∑调制器构成DA转换器或AD转换器的技术的提案。(参照专利文献1～3)图12为表示将Δ∑调制器应用于DA转换器的以前构成例的框图。在图12中，数字信号输入到Δ∑调制器121中，然后转换为由+1和-1两个电平构成的2值(1位)的输出，在低通滤波器(LPF)122中进行信号处理，作为模拟信号而输出。此Δ∑调制器的输出是把输入信号进行脉冲密度调制的输出，其频谱如图13所示，是包含了输入信号频谱和向数字化杂波高的频带进行修整后的频谱的信号。对此用低通滤波器(LPF)122只取出所要的频带，即可得到变换输出。另一方面，为了降低Δ∑调制器的数字化杂波，提高其转换精度，或者为了降低取样频率，实现高SN和低消耗功率化，以前就曾经提出(参照专利文献1、3)将Δ∑调制器的输出多电平化(多位化)，但是，若进行多电平化，作为将此多电平化的数字化电平转换为模拟信号的内部DA转换电路，就需要设计对应多电平的数字模拟转换电路。专利文件1特开平6-224772号公报专利文件2特开平6-276099号公报专利文件3特开2001-94429号公报但是，由于在输出对应多电平的模拟信号的局部数字模拟转换电路中产生的非线形性误差会限制整体的转换精度(直线性)，因而Δ∑调制器易受到制造值变动的影响，实际上很难稳定地得到高精度。因此，采用多电平的时候，对输出与模拟电路中的多电平对应的多电平的模拟信号的元件进行修整，从而提高元件精度，虽然采用了这种方法，但是会因此发生使制造变烦杂的问题。为解决这样的问题，在专利文献1中，具备存储非线形性补偿参数的存储器和根据此存储器中存储的过滤系数而动作的数字滤波器，并进行如下控制将多电平输出Δ∑调制器的输出向此数字滤波器输出，通过数字滤波器来补偿多电平输出Δ∑调制器中存在的非线形性。另在文献3中，设有把1位信号输出到具有多位量子化器的模拟Δ∑调制器的后级的数字Δ∑调制器，使从数字Δ∑调制器中输出的1位信号延迟的信号会被反馈到前级的模拟Δ∑调制器，从而减少由于非线形误差引起的信号失真。在这些专利文献中记载的技术，为了补偿在局部数字模拟转换电路中产生的非线形性误差，而需要具备存储非线形性补偿参数的存储器和根据此存储器中存储的过滤系数而动作的数字滤波器，或需要用模拟Δ∑调制器和数字Δ∑调制器，因此会产生结构变复杂的问题。
技术实现思路
本专利技术的目的在于，提供一种以比较简单的构成就能够降低在输出与多电平对应的模拟信号的局部数字模拟转换电路等中的非线形误差的装置。本专利技术的、输出与多电平对应的模拟信号的局部数字模拟转换电路，作为输入与2N个电平(-N，-N+1，…，-2，-1，1，2，…，N-1，N；N为2个以上的整数)相当的编码、输出与该输入的编码相当的模拟信号的多电平模拟信号输出电路而构成，其特征在于具有输出与电平“-1”或“1”相当的模拟信号的N个单位模拟电路；输入了与-N或N相当的编码时，对上述N个单位模拟电路的输出进行加算，作为与编码-N或N相当的模拟信号而输出，输入了与-M或M(M是1≤M≤N-1的整数)相当的编码时，对从上述N个单位模拟电路中选择的M个单位的模拟电路的输出进行加算，作为与编码-M或M相当的模拟信号而输出的装置；以及，每当输入与上述-M或M相当的同一编码时，作为从上述N个单位电路中选择的M个单位模拟电路，根据NCM(C为表示组合的算符)的组合次数，依次切换成互不相同的M个单位模拟电路的组合。另外，输入与4值电平(+2、+1、-1、-2)相当的编码时，本专利技术的多电平模拟信号输出电路的特征在于，其特征在于具有输出与电平“-1”或“1”相当的模拟信号的2个单位模拟电路；输入了与-2或2相当的编码时，对上述2个单位模拟电路的输出进行加算，输出与编码-2或2相当的模拟信号，输入与-1或1相当的编码时，把从上述2个单位模拟电路中选择的1个单位模拟电路的输出作为与编码-1或1相当的模拟信号而输出的装置；以及，每当输入与上述-1或1相当的同一编码时，就交替切换上述2个单位模拟电路，作为与上述编码-1或1相当的模拟信号而输出的装置。其特征在于，本专利技术的单位模拟电路可以是开关电容器(SC)电路，该开关电容器(SC)电路由以下部分构成供给与电平“-1”或“1”相当的电压的电压源；电容器；以及，由外部控制时钟信号进行开闭控制，对从上述电压源向上述电容器的电荷的充放电进行控制，从而输出与上述电平“-1”或“1”相当的模拟信号的开关。本专利技术配置了多个输出与电平“-1”或“1”相当的模拟信号的1位模拟电路，可选择与输出电平对应的数的模拟电路，同时，输出同一电平的信号时依次切换选择的组合来使用，因此，即使模拟元件有离散，也可吸收由于离散而导致的误差。因此不需要模拟元件的修整等工序。附图说明图1是表示本专利技术的第1实施方式的框图。图2是表示本实施方式的模拟信号输出电路的构成及动作的概念图。图3是表示本实施方式的模拟信号输出电路由开关电容器电路(SC电路)构成的实施例的图。图4是用于说明本实施例的动作的时序图。图5是按时间变化表示本实施例中充电的电容器的选择顺序之一例的图。图6是表示本实施例的相对于容量的相对误差的S/(N+D)特性的图表。图7是表示本专利技术的第2实施方式的框图。图8是表示由开关电容器电路(SC电路)构成本实施方式的实施例的图。图9是用于说明本实施例的动作的时序图。图10是表示由开关电容器电路(SC电路)作为平衡型电路网而构成本实施方式的实施例的图。图11是表示本专利技术的第3实施方式的框图。图12是表示把Δ∑调制器应用于DA转换器的以前的构成例的框图。图13是表示把1次-Δ∑调制器应用于DA转换器时的输出频谱的图。具体实施例方式图1是本专利技术的第1实施方式的框图，表示将本专利技术适用于超取样DAC的例子。在图1中数字输入信号输入到由数字电路构成的4值Δ∑调制器11，变换为由-2、-1、+1、+2这4个电平构成的4值(2位)的输出，向相当于低通滤波器(LPF)的模拟信号输出电路12输出。模拟信号输出电路12，将从4值Δ∑调制器11输入的相当于-2、-1、+1、+2的编码信号进行处理，将其作为相当于-2、-1、+1、+2的模拟信号而输出。图2为表示本实施方式的模拟信号输出电路12的构成及动作的概念图，由以下部分构成输出相当于电平“-1”或“1”的模拟信号的2个单位模拟电路B1、B2；以及，使与4值Δ∑调制器11输出的编码对应而选择的此单位模拟电路B1、B2的两个或其中一个的输出平滑，并输出与编码对应的模拟信号的低通滤波器(LPF)。以下，参照图1～图2对本实施方式的动作进行说明。4值Δ∑调制器11的输出的值为“+2”时，把单位模拟电路B1、B2都作为“+1”的模拟信号输出器来选择使用。然后，把加算了单位模拟电路B1、B2的输出的“+2”的模拟信号从低通滤波器(LPF)输出，得到相当于“+2”的模拟信号。此外，4值Δ∑调制器11的输出值为“-2”时，把单位模拟电路B1、B2都作为“-1”的模拟信号输出器来本文档来自技高网...
【技术保护点】
一种多电平模拟信号输出电路，输入与２Ｎ个电平（－Ｎ，－Ｎ＋１，…，－２，－１，１，２，…，Ｎ－１，Ｎ；Ｎ为２以上的整数）相当的编码、输出与该输入的编码相当的模拟信号，其特征在于具有：输出与电平“－１”或“１”相当的模拟信号的Ｎ个单位 模拟电路；输入了与－Ｎ或Ｎ相当的编码时，通过对所述Ｎ个单位模拟电路的输出进行加算而输出与编码－Ｎ或Ｎ相当的模拟信号，输入了与－Ｍ或Ｍ（Ｍ是１≤Ｍ≤Ｎ－１的整数）相当的编码时，通过对从所述Ｎ个单位模拟电路中选择的Ｍ个单位模拟电路的输出 进行加算而输出与编码－Ｍ或Ｍ相当的模拟信号的电路；以及，每当输入与所述－Ｍ或Ｍ相当的同一编码时，就把所述选择的Ｍ个单位模拟电路，按照由ＮＣＭ（Ｃ为表示组合的算符）根据所述Ｎ个单位电路而给出的组合次数，依次切换成互不相同的Ｍ个单位模拟 电路的组合的电路。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：松本哲也，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。