对低于电路中最低电位的模拟信号采样的电路制造技术

本发明专利技术公开了一种对低于电路中最低电位的模拟信号采样转换的方法，其特征在于：本发明专利技术方法包括：选用ＰＭＯＳＦＥＴ，并设置一块偏置电路，以造出两个电平，可以使得ＰＭＯＳＦＥＴ在相应的时间段分别处在导通和关断两种状态。一个电路包括了两个ＰＭＯＳＦＥＴ管ｍ１、ｍ２，两个开关ＳＷ１、ＳＷ２和两个电容Ｃｓ、Ｃｉ以及一个运算放大器Ａ１，还有一块偏置电路Ｕ１，用以产生ｍ１、ｍ２的栅电压，并给出时钟信号。其中对于ＳＷ１的实现也只能采用ＰＭＯＳＦＥＴ，从而防止发生钳位。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于在CMOS模拟集成电路中实现对较电路中最低电位还低的模拟电平信号采的采样转换的方法，特别是。
技术介绍
一般而言，对于通常的CMOS工艺来说，用此工艺生产出的芯片所用的电源对是0V(最低电平)、5V(最高电平，根据工艺的不同一般有2.5V、3V、3.3V、5V等，本说明为了方便，在此后一律用5V表示最高电位)。如图1所示为公知的采样-保持电路，它是由四个开关SW1、SW2、SW3、SW4和两个电容Cs、Ci以及一个运算放大器A1共同组成。通常来说REF的电位为2.5V，因为在这个时候可以在上下两个方向上得到相同的最大的信号幅度。用以驱动此电路的时钟信号也如图1示。对于此种电路来说，在时钟信号PH1为“1”(高电平，5V)时，开关SW1、SW3闭合，而开关SW2、SW4打开。此时相当于是Vin通过SW1对于电容Cs充电，Ci则保持着上次的值；而当时钟信号PH2为“1”时，开关SW2、SW4闭合，而开关SW1、SW3打开。此时电容Cs将保持在节点n2的电荷通过SW4传给了电容Ci，形成一个积分的动作。而此电路对于信号的要求是要以REF电平(2.5V)为共模电平。而当系统设计为了简便起见时，有时会以0V作为信号电平的共模点，此时公知的采样-保持电路就显得无能为力，不能够正常的工作了。因为在CMOS电路中，开关可以用一对互补的P型晶体管(PMOSFET)和N型晶体管(NMOSFET)实现，也可以由PMOSFET或NMOSFET单独实现。当我们要对以0V为中心的信号进行采样时，较困难的的部分是对0V以下的电平信号进行采样。因而首先考虑使用PMOSFET，会发现通常情况下由于其上的栅电压最低为0V(时钟信号的电平是在0V和5V之间切换)，当信号小于|Vt|时，开关是不会导通的，更不用说进行采样了。转而考虑NMOSFET，发现由于NMOSFET中PN结的存在会在信号小于-|Vt|时发生钳位。所以，为了能够对以0V为中心的电平信号进行采样以及转换，必须对公知电路进行改进。首先考虑的是对于信号的采样，通过以上说明，NMOSFET由于其衬底到信号一端的PN结的影响，会将信号钳位住，因而是不可用的。
技术实现思路
本专利技术的目的就是提供一种。本专利技术针对公知技术中不能对低于电路最低电位的信号采样而提出的改善。本专利技术方法包括选用PMOSFET，并设置一块偏置电路，以造出两个电平，可以使得PMOSFET在相应的时间段内分别处在导通和关断两种状态。所述的一个电路包括了两个PMOSFET管m1、m2，两个开关SW1、SW2和两个电容Cs、Ci以及一个运算放大器A1，还有一块偏置电路U1，用以产生m1、m2的栅电压，并给出了时钟信号的示意。设置当CK为“1”的时候，由于开关SW1闭合使得G点的电位为2V，此时对于m1来说，无论信号处在(-1～+1)内的何处，PMOSFET都不能导通，Cs仅仅是保持了上一次的值，而当CK由“1”降为“0”时，开关SW1打开，电容一端n1处的电位由5V降至0V，由于电容两端的电压不能突变，使得G点的电位由2V降至-3V，而此时G点并没有任何通路可以连接到电路的电源上，G点的电位可以保持住较长的一段时间，也即是可以完成对于一定范围内的负电压(大于-3+|Vt|)的采样。其中对于SW1的实现也只能采用PMOSFET，从而防止发生钳位。首先考虑PH1为“0”、PH2也为“0”时的情况。此时偏置电路U1中的PMOSFET都处在导通态，G1、G2处的电压等于2V，使得m1、m2都关断，同样SW1、SW2也都是关断的，Cs和Ci分别保持着上一个时刻的电平。然后PH1由“0”变为“1”，PH2保持“0”。此时偏置电路U1中的PMOSFET中的m3关断，m4仍导通，使得G2的电压不变还是等于2V，而当电容C3的一端n5由“1”变为“0”(即是由5V降为0V)时，因为电容两端的电压不能突变，使得G1处的电压降到了-3V。此时m1导通，m2关断，电路处在采样阶段。信号被采样到Cs电容上。此时Cs上的电荷为，注意此时的Vin是以0V为中心的信号。然后PH1由“1”变为“0”，PH2仍保持“0”。此时偏置电路U1中的PMOSFET都处在导通态，G1、G2处的电压等于2V，使得m1、m2都关断，同样SW1、SW2也都是关断的，Cs和Ci分别保持着上一个时刻的电平，Cs上的电荷为。然后PH2由“0”变为“1”，PH1保持“0”。此时偏置电路U1中的PMOSFET中的m3导通，m4仍关断，使得G1的电压不变还是等于2V，而当电容C4的一端n6由“1”变为“0”(即是由5V降为0V)时，因为电容两端的电压不能突变，使得G2处的电压降到了-3V。此时m1关断，m2导通，电路处在传送电荷并转换共模电平的阶段。当n1被拉到0V后，由于n2仍为REF(2.5V)，Cs上的电荷还有，则共有的电荷被传送到了Ci的负极板上，同样由于电容两端的电荷量要相等，Ci的正极板接受了的电荷。使得Vo(n)=Vo(n-1)+CsCi·Vin(n-1)]]>注意到Vo是以REF(2.5V)为中心的信号，而Vin是以0V为中心的信号，此时得到正是我们想要的结果。最后当PH2由“1”变为“0”，PH1仍保持“0”。此时偏置电路U1中的PMOSFET都处在导通态，G1、G2处的电压等于2V，使得m1、m2都关断，同样SW1、SW2也都是关断的。电路等待着下一次的动作。如此循环往复就完成了对较电路中最低电位还低的模拟电平信号的采样和转换。根据以上方法我们就可以实现对低于0V的信号的采样了，但是为了方便后面电路的处理，还需要将信号的共模点由0V转换到REF(2.5V)上来。下面来对一个完整的采样转换电路进行说明。附图说明图1为公知的采样-保持电路的电路图。图2为改进后的采样电路的实现方法示意图。图3为本专利技术所要说明的采样转换电路的示意图。具体实施例方式如图2所示，即是一个经过改进的采样电路，它可以实现对于低于0V的信号的采样功能。本专利技术方法包括选用PMOSFET，并设置一块偏置电路，以造出两个电平，可以使得PMOSFET在相应的时间段内分别处在导通和关断两种状态。所述的一个电路包括了两个PMOSFET管m1、m2，两个开关SW1、SW2和两个电容Cs、Ci以及一个运算放大器A1，还有一块偏置电路U1，用以产生m1、m2的栅电压，并给出了时钟信号的示意。当CK为“1”的时候，由于开关SW1闭合使得G点的电位为2V，此时对于m1来说，无论信号处在(-1～+1)内的何处，PMOSFET都不能导通，Cs仅仅是保持了上一次的值，而当CK由“1”降为“0”时，开关SW1打开，电容一端n1处的电位由5V降至0V，由于电容两端的电压不能突变，使得G点的电位由2V降至-3V，而此时G点并没有任何通路可以连接到电路的电源上，G点的电位可以保持住较长的一段时间，也即是可以完成对于一定范围内的负电压(大于-3+|Vt|)的采样。其中对于SW1的实现也只能采用PMOSFET，目的也是为了避免发生钳位。根据以上方法我们就可以实现对低于0V的信号的采样了，但是为了方便后面电路的处理，还需要将信号的共模点由0V转换到REF(2.5V)上来。下面来对本文档来自技高网...

【技术保护点】
对低于电路中最低电位的模拟信号采样转换的方法，其特征在于：本专利技术方法包括：选用ＰＭＯＳＦＥＴ，并设置一块偏置电路，以造出两个电平，可以使得ＰＭＯＳＦＥＴ在相应的时间段内分别处在导通和关断两种状态。

【技术特征摘要】

【专利技术属性】
技术研发人员：丁然，
申请(专利权)人：珠海炬力集成电路设计有限公司，
类型：发明
国别省市：44[中国|广东]