一种扇出封装结构及芯片封装体制造技术

本实用新型专利技术提供一种扇出封装结构，包括：重布线层、焊接在重布线层上的若干个芯片以及固定在重布线层上的若干个硅假片，芯片在重布线层上的投影与硅假片在重布线层上的投影不重叠。通过上述扇出封装结构及芯片封装体，在扇出封装结构中布设硅假片，以提高硅材料在整个扇出封装结构中的体积占比，而翘曲度就取决于硅材料在整个扇出封装结构上的体积占比，体积占比越高，翘曲度就越小，从而降低了扇出封装结构的翘曲度；此外，翘曲度的降低也能够极大的改善扇出封装结构的内部应力分布，避免出现局部应力集中现象；最终保障了扇出封装结构的良率及后续产品服役过程中的失效风险。的良率及后续产品服役过程中的失效风险。的良率及后续产品服役过程中的失效风险。

A fan out package structure and chip package

【技术实现步骤摘要】
一种扇出封装结构及芯片封装体


[0001]本技术涉及芯片封装
，尤其涉及一种扇出封装结构及芯片封装体。

技术介绍

[0002]在高密度扇出封装结构中，若干个芯片通常作为一个芯片单元通过在载板上制备的多层高密度重布线层来实现对芯片的I/O引脚的重新排布，并通过高模量的EMC(Epoxy Molding Compound,环氧树脂模塑料)塑封料塑封起来。芯片通过在其引脚上制备的导电柱与重布线层的焊盘进行焊接来实现导电连接，而芯片级的微小导电柱通常要采用制程成本高昂的光刻和电镀工艺；在完成芯片与重布线层的导电连接后，需要对芯片进行底部填充，以及对芯片单元进行EMC塑封，构建的塑封层可实现对芯片的可靠性保护。
[0003]但EMC塑封料、底填料、芯片的导电柱与芯片的硅基底材料之间均存在CTE(Coefficient of Thermal Expansion,热膨胀系数)失配现象，从而导致扇出封装结构中引入由CTE失配导致的翘曲，以及由翘曲问题带来的局部应力集中现象，极大的降低扇出封装结构的良率及提高后续产品服役过程中的失效风险。

技术实现思路

[0004]针对现有技术中所存在的不足，本技术提供一种扇出封装结构及芯片封装体。
[0005]第一方面，在一个实施例中，本技术提供一种扇出封装结构，包括：
[0006]重布线层、焊接在重布线层上的若干个芯片以及固定在重布线层上的若干个硅假片，芯片在重布线层上的投影与硅假片在重布线层上的投影不重叠。
[0007]在一个实施例中，焊接在重布线层上的芯片有多个，多个芯片构成多个芯片单元，每个芯片单元包括若干个芯片。
[0008]在一个实施例中，芯片自身引脚上的导电柱和重布线层的焊盘通过回流焊工艺形成锡基焊球，从而实现芯片和重布线层的焊接。
[0009]在一个实施例中，上述扇出封装结构还包括：
[0010]填充在芯片和重布线层之间并包裹导电柱、锡基焊球和焊盘的底填料。
[0011]在一个实施例中，上述扇出封装结构还包括：
[0012]DAF膜，硅假片通过DAF膜黏贴到重布线层上。
[0013]在一个实施例中，上述扇出封装结构还包括：
[0014]对芯片和硅假片进行塑封得到的塑封层。
[0015]在一个实施例中，上述扇出封装结构还包括：
[0016]黏贴在塑封层远离重布线层的一侧上的划片膜。
[0017]在一个实施例中，上述扇出封装结构还包括：
[0018]在重布线层远离芯片的一侧上制备得到的植球焊球；
[0019]植球焊球用于与封装基板或PCB板连接。
[0020]在一个实施例中，上述扇出封装结构还包括：
[0021]在重布线层远离芯片的一侧上制备得到的划片道；
[0022]划片道用于为后续的划片工艺提供位置指示。
[0023]第二方面，在一个实施例中，本技术提供一种芯片封装体，由上述一个实施例中的扇出封装结构沿着划片道进行划片得到。
[0024]通过上述扇出封装结构及芯片封装体，在扇出封装结构中布设硅假片，以提高硅材料在整个扇出封装结构中的体积占比，而翘曲度就取决于硅材料在整个扇出封装结构上的体积占比，体积占比越高，翘曲度就越小，从而降低了扇出封装结构的翘曲度；此外，翘曲度的降低也能够极大的改善扇出封装结构的内部应力分布，避免出现局部应力集中现象；最终保障了扇出封装结构的良率及后续产品服役过程中的失效风险。
附图说明
[0025]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]其中：
[0027]图1为本技术一个实施例中扇出封装结构的结构示意图；
[0028]图2为本技术一个实施例中芯片单元和硅假片在划片膜上的分布示意图；
[0029]图3为图2中区域A的放大图。
[0030]上述附图中：1、划片膜；2、硅假片；3、划片道；4、DAF膜；5、重布线层；5a、重布线第一层；5b、重布线第二层；6、导电柱；7、锡基焊球；8、焊盘；9、底填料；10、塑封层；11、植球焊球；100、芯片单元；100a、芯片；100b、芯片；100c、芯片；100d、芯片。
具体实施方式
[0031]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0032]为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0033]第一方面，在一个实施例中，本技术提供一种扇出封装结构，包括：
[0034]重布线层、焊接在重布线层上的若干个芯片以及固定在重布线层上的若干个硅假片，芯片在重布线层上的投影与硅假片在重布线层上的投影不重叠。
[0035]其中，硅假片是具有一定厚度的小硅片。
[0036]通过上述扇出封装结构及芯片封装体，在扇出封装结构中布设硅假片，以提高硅材料在整个扇出封装结构中的体积占比，而翘曲度就取决于硅材料在整个扇出封装结构上的体积占比，体积占比越高，翘曲度就越小，从而降低了扇出封装结构的翘曲度；此外，翘曲
度的降低也能够极大的改善扇出封装结构的内部应力分布，避免出现局部应力集中现象；最终保障了扇出封装结构的良率及后续产品服役过程中的失效风险。
[0037]如图1、图2和图3所示，在一个实施例中，焊接在重布线层5上的芯片有多个，比如图1中的芯片100a、芯片100b、芯片100c和芯片100d，多个芯片构成多个芯片单元100，每个芯片单元100包括若干个芯片，比如芯片100a和芯片100b构成一个芯片单元100，芯片100c和芯片100d构成一个芯片单元100。
[0038]其中，在本实施例中，扇出封装结构为晶圆级封装结构，包含多个芯片单元100，可以通过后续的划片工艺得到对应的多个单独的芯片封装体，每个芯片封装体包含对应的芯片单元100。当然，在其他实施例中，扇出封装结构可以只包含一个芯片单元100，则后续无需进行划片。
[0039]其中，重布线层5包括重布线第一层5a和重布线第二层5b；当然在其他实施例中，重布线层5还可以包括更多或更少的层数。
[0040]通过对包含多个芯片单元100的扇出封装结构中布设硅假片2，以提高硅材料在整个扇出封装结构中的体积占比；而划片刀具会切割到模量较高的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出封装结构，其特征在于，包括：重布线层、焊接在所述重布线层上的若干个芯片以及固定在所述重布线层上的若干个硅假片，所述芯片在所述重布线层上的投影与所述硅假片在所述重布线层上的投影不重叠。2.根据权利要求1所述的扇出封装结构，其特征在于，焊接在所述重布线层上的所述芯片有多个，多个所述芯片构成多个芯片单元，每个所述芯片单元包括若干个所述芯片。3.根据权利要求2所述的扇出封装结构，其特征在于，所述芯片自身引脚上的导电柱和所述重布线层的焊盘通过回流焊工艺形成锡基焊球，从而实现所述芯片和所述重布线层的焊接。4.根据权利要求3所述的扇出封装结构，其特征在于，还包括：填充在所述芯片和所述重布线层之间并包裹所述导电柱、锡基焊球和焊盘的底填料。5.根据权利要求2所述的扇出封装结构，其特征在于...

【专利技术属性】
技术研发人员：冯京，林煜斌，夏剑，赵强，叶磊，陆泓诚，彭思煌，
申请(专利权)人：长电集成电路绍兴有限公司，
类型：新型
国别省市：