电子调整器的电路装置及方法制造方法及图纸

在电路装置及所属的方法中，在二阶ＰＬＬ中给数字积分器添加平衡模块。由此消除ＰＬＬ的比例误差和提高保持故障精度。

【技术实现步骤摘要】

本专利技术涉及一种针对。
技术介绍
调整器的任务在于，将一定的调节量调节到预定的额定值并保持在该额定值处。电子调整器在消息技术中的应用情况是跟踪同步电路。图1中示出跟踪同步电路的示意图，该跟踪同步电路在文献中被称为锁相环PLL(Phase Locked Loop)。该跟踪同步电路涉及二阶相位调整回路PLL，其具有第一和第二调节分支PZ、IZ。第一调节分支称作PLL的比例分支，第二调节分支称作PLL的积分分支。借助积分分支，在理想情况下将所谓的PLL的比例误差调节到零。该PLL由分配给比例分支的相位检测器PD和循环滤波器TPF、由压控振荡器VCO和布置在反馈分支中的分频器RFT以及由分配给积分分支的量化模块QE和数字积分器DINT与数模变换器DAC一起构成。通过加法器ADD，振荡器VCO的控制电压由比例分支和积分分支的模拟输出信号构成。监控单元R在PLL的输入上的第一信号REF消失时负责保持输出频率，这也可称为PLL的保持故障功能。压控振荡器VCO在输出侧提供时钟信号CLK，该时钟信号CLK可以通过反馈分频器RFT一方面作为内部时钟信号ICLK向其他单元发出，而另一方面作为比较时钟信号FB作为第二信号施加在相位检测器PI的输入上。可是，所述PLL带来下述缺点，在利用数字积分器构造第二调节分支时，剩余的、由量化决定的比例误差没有被完全消除。特别是在PLL的保持故障状态下这起负作用，因为在数字积分分支中，第一信号REF的频率的平均值不可被精确确定，该第一信号REF在下面被称为PLL参考时钟或PLL参考频率。
技术实现思路
本专利技术的任务在于，给出具有改进的求数字平均值的电子调整器的另外一种电路装置以及所属方法。该任务通过权利要求1或6的特征来解决。本专利技术带来的优点是，消除剩余的、由量化决定的比例误差，并由此PLL的保持故障值精确地对应于PLL参考频率的平均值。本专利技术带来的优点是，简单的可实现性或者通过PLL电路的可编程部分来执行或者通过在已有的时钟模块中简单地插入硬件部件是可能的。附图说明本专利技术的其他特征从下面对于实施例的附图的详细说明根据示意图变得显而易见。其中图1示出根据现有技术的电子调整器的方框电路图，图2示出电子调整器的另一个方框电路图，图3示出调节特性曲线，图4示出积分器平衡模块，图5示出另一条调节特性曲线，以及图6示出具有所属的相位图的框图。具体实施例方式在如图1中所示的电子调整器中，最大可达到的保持故障精度在时钟频率CLK与REF的比例为28时为每百万约0.1ppm。可是，在当前的电路结构中例如根据ITU-T G.812或者Bellcore GR-1244-CORE要求高得多的保持故障精度。图2同样示出由第一调节分支PZ和第二调节分支IZ布置的电路装置。第二调节分支IZ除了量化模块QE、数字积分器DINT和数模变换器DAC外，另外还包含积分器平衡模块IAM，该积分器平衡模块IAM为了提升PLL的保持故障精度而被添加。量化模块QE在输入侧施加有相位检测器PD的输出信号。在该模块内部，所施加的信号借助作为最高存在的频率的振荡器时钟信号CLK被扫描。积分器平衡模块IAM在输入侧施加有PLL参考时钟REF和比较时钟信号FB。积分器平衡模块IAM的输出信号KI被输送给数字积分器DINT。根据本专利技术，因此在PLL的积分调节中插入另外的非线性循环。该非线性循环的构成例如利用相位比较器来实现，该相位比较器的阈值精确位于相位检测器特性曲线上的额定工作点AP上，在该额定工作点AP处PLL的期望的比例误差等于零。图3中示出对在图1中描述的电路装置的特性曲线变化过程。在此涉及PLL工作点AP根据例如EXOR相位检测器和VCO的相位和频率特性曲线的示图。取决于量化，积分分支IZ提供阶梯状特性曲线，为此相位检测器的特性曲线在比例分支PZ中线性变化。在放大示图中表明，工作点AP在振荡器时钟信号CLK的两个彼此相继的扫描边沿之间的区域USB中的模糊。量化级的高度定义了由积分分支产生的VCO控制电压部分的粒度uq，该粒度uq对应于在VCO的输出上的频率粒度fq。在模糊区USB中，PLL唯一通过比例分支PZ来调节或保持同步，与此相反在积分分支IZ中PLL调节量不再可能有变化。图4中描述积分器平衡模块LAM的结构，该积分器平衡模块IAM由相位比较器K、脉冲发生器IG和释放单元FE组成。相位比较器K的阈值(如图5中所示)位于比例或积分分支PZ、IZ的两条特性曲线的交点处。由此实现，在图3中所示的模糊区中的PLL工作点精确保持在为额定工作点AP的位置处的量化级的中间。该阈值利用从第二信号FB中导出的比较信号FB*的上升边沿调制确定。该边沿与振荡器信号CLK的负时钟边沿精确同相。PLL参考时钟的相位位置由比较器K与比较信号FB*的相位位置连续比较。对应于相位比较器K上的比较结果，在脉冲发生器IG中产生用于控制数字积分器DINT的脉冲，该脉冲增加或减少积分器计数器状态。上述释放单元FE引起由脉冲发生器产生的脉冲在图3中定义的模糊区USB清除。由此可以在阶梯状特性曲线中插入一个另外的级，如图5中所示。因此，数字积分器DINT的控制在量化单元QE的模糊区USB中由积分器平衡模块IAM接管，并且可以实现下面称为积分值的积分器计数器状态的精调。在另一个改进方案中只转送所产生的脉冲的一个子部分。这带来的优点是，减少插入的级高度。由此，积分分支的输出电压的由量化决定的粒度uq在这一区域可调节。工作点AP以摆动方式在垂直段上在插入的阶梯级的下和上级水平之间运动，由此将PLL的比例误差保持在零。类似于如具有模拟积分器的PLL的情况，这里在达到静态工作点之后，除比例分支外积分分支也通过平衡模块被包括到PLL的同步状态的调节或保持中。在数字积分器DINT中存储的值(也可称为积分值)由此精确对应于PLL调节量REF的频率的平均值。该积分值在PLL的保证故障状态中构成输出时钟CLK的频率。图6中根据相位图示出工作点的上述摆动式运动。PLL输出信号的相位运动(也称为PLL波纹抖动(ripple jitter))遵循在那里描述的曲线。抖动幅值在此由数模变换器DAC的分辨率来确定。上面提及的减少脉冲转送的改进方案引起数字积分器DINT中的校正脉冲在数模变换器DAC的方向上的延迟，以跨接PLL起振时间。参考符号表图1到图6的缩写列表功能块PZ；PLL的比例分支R参考时钟监控PD相位检测器TPFPLL循环滤波器ADD加法器(模拟)VCO压控振荡器RFT反馈分频器IZPLL的积分分支QE量化单元DINT数字积分器(积分计数器)DAC数模变换器IAM积分器平衡模块K比较器IG脉冲发生器FE释放单元信号名REFPLL参考时钟FBPLL比较时钟信号FB*比较器比较信号AL报警信号KI校正脉冲CLKVCO输出时钟ICLKPLL的内部输出时钟权利要求1.用于借助至少二阶PLL在第一信号(REF)和由压控振荡器(VCO)导出的第二信号(FB，FB*)之间的相位平衡的电路装置，该至少二阶PLL具有相位检测器(PD)，用于产生针对压控振荡器(VCO)的控制电压部分，该控制电压部分与在第一和第二信号之间的瞬时相位差成比例，数字积分器(DINT)，用于中间存储从第一信号(REF)的本文档来自技高网...

【技术保护点】
用于借助至少二阶ＰＬＬ在第一信号（ＲＥＦ）和由压控振荡器（ＶＣＯ）导出的第二信号（ＦＢ，ＦＢ↑［＊］）之间的相位平衡的电路装置，该至少二阶ＰＬＬ具有：相位检测器（ＰＤ），用于产生针对压控振荡器（ＶＣＯ）的控制电压部分，该控制电压部分与在第一和第二信号之间的瞬时相位差成比例，数字积分器（ＤＩＮＴ），用于中间存储从第一信号（ＲＥＦ）的频率导出的、在时间上平均的数字值，以及数模变换器（ＤＡＣ），用于构成针对压控振荡器（ＶＣＯ）的对应于该数字值的模拟的控制电压部分，其特征在于，装设用于消除ＰＬＬ的由量化决定的相位误差的积分器平衡模块（ＩＡＭ），其中，为得到ＰＬＬ线性，当ＰＬＬ在结束在通过数字积分器构成的量化级的区域（ＵＳＢ）中的积分调节过程后达到其静态工作点（ＡＰ）时，积分器平衡模块（ＩＡＭ）才向数字积分器（ＤＩＮＴ）发出校正脉冲。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：I希普，J拉特尔曼，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]