最小化PLL内由低通滤波器电容泄漏引起的抖动的设备和方法技术

技术编号:3418730 阅读:185 留言:0更新日期:2012-04-11 18:40
提供了一种最小化锁相环(PLL)内的滤波器电容器泄漏的方法、装置和计算机程序。在高频处理器和装置内,滤波器泄漏电流可通过使PLL偏离相位锁定而导致严重的问题。为了克服泄漏电流,使用虚设滤波器和其它元件来在锁定期间向低通滤波器提供额外的电荷或电压。电荷或电压的提供成指数地减小了泄漏电流导致的低通滤波器两端的电压的衰减率。

【技术实现步骤摘要】

本专利技术一般地涉及锁相环(PLL),并更具体地涉及减小高频系统内的穿过PLL的低通滤波器的泄漏电流。
技术介绍
PLL可以是使用时钟进行各种操作的系统的组成元件。这些系统可包括微处理器、无线/有线收发器以及本
内的技术人员已知的其它装置。通常使用PLL来生成具有与输入波形的定时关系例如1∶1比率、2∶1比率等的输出波形。例如,可将60Hz的输入波形输入PLL以生成120Hz的输出波形。此外,在输入波和输出波之间还会存在预定的相位关系。PLL的一个重要元件是低通滤波器(LPF),该低通滤波器通常包括无源元件例如电容器和电阻器。在PLL内,LPF上的电压用作压控振荡器(VCO)的输入信号。因此,电容器上的电压应保持稳定,以便在PLL内发生稳定的振荡,从而得到稳定的输出频率。经常可使用金属氧化物半导体(MOS)作为PLL内的电容器。例如,在集成电路内,可使用MOS的门极和源极或门极和漏极作为电容器的阴极和阳极。但是,随着CMOS工艺的迅速发展以及所导致的门极氧化物厚度的减小,正在进入这样的状态(regime),其中通过门极电介质的泄漏电流的影响成为问题。存在两种与金属氧化物半导体(MOS)器件的门极泄漏有关的主要状态。这些状态是Fowler-Nordheim状态和直接隧道效应状态。在Fowler-Nordheim隧道效应状态下(这种状态在厚氧化层(大于50埃)的情况下占主导),隧道效应是一两阶段的过程。在第一阶段,在存在大的电场时,氧化物半导体界面处的载流子被加速。这增大了载流子的能量(载流子变热),从而它们遇到的势垒从梯形减小为三角形。对于Fowler-Nordheim状态,隧道电流与以下式子成比例IαEox2exp(-B]>其中Eox是跨越门极氧化物/电介质的电场强度,其依赖于MOS电容器上的电压(Vox),而B是常数。在直接隧道效应的状态下,氧化层薄得足以使载流子直接隧穿梯形势垒。直接隧道效应状态中的电流与以下式子成比例IαEox2exp(-B]>其中Eox是跨越门极氧化物/电介质的电场强度,q是以库仑为单位的电荷,Vox是电容器电介质两端的电压,而B和C是常数。在以上这两个式子内,泄漏电流成指数地依赖于电容器两端的电压。通常,通过电容器的泄漏电流成指数地依赖于门极电介质两端的电压以及该门极电介质的厚度。即,随着门极电介质的厚度变小,泄漏电流成指数增长。此外,增大电容器两端的电压也将导致泄漏电流成指数增长。器件工艺学中的一个趋势是使门极电介质更薄以帮助获得更高的性能。但是,其代价是相关联的泄漏电流的成指数增大。在PLL内,当PLL处于锁定状态(即,波形的输入相位和输出相位之间存在预定的关系)并且电容器没有被任何一个电荷泵充电(这也被称为高Z状态)时,电容泄漏对PLL性能的影响最为显著。假设刚好在PLL锁定之前,图1内的节点X处的电压被设定为电压值V。一旦PLL锁定,电荷泵都断开,但是为了实现稳定操作,节点X处的电压也应保持稳定。但是,由于用作电容器的大MOS器件的门极泄漏,节点X处的电压会以一定的时间常数衰减到地,该时间常数是由与隧道电流相关的有效电阻以及电容值确定的。在一些情况下,低通滤波器的电容器的泄漏不是很大。换句话说,放电发生的持续时间大得足以使引起的抖动的大部分频谱分量位于PLL的环路带宽内。结果,这个抖动不能被滤除。一种传统的最小化这种效果的方法是在图1的节点X和电接地之间与低通滤波器电容器并联地添加电阻。如果该添加的电阻的值小于与滤波器电容器内的隧道电流相关的有效电阻,则所得的节点X处的抖动的频谱会被推到更高的频率。但是,添加此电阻会减小PLL的有效主极点频率,从而减小PLL带宽。因此,会面临降低的PLL带宽与减小的泄漏引起的抖动之间的折衷。在时域中,此电阻可被认为是使LPF电容器泄漏得更多,从而将在节点X处的抖动的频谱分布的中心推到更高的频率,并随后可将其滤除掉。但是,尽管可滤除长时间的抖动,VCO的输出仍会遭受显著的周期间抖动。因此,需要最小化由泄漏的过滤器电容器引起的抖动,且避免环路带宽和抖动抑制之间的至少一些折衷。
技术实现思路
本专利技术提供了一种用于最小化锁相环(PLL)内的滤波器电容器泄漏引起的抖动的方法、装置和计算机程序。如在PLL正常操作时一样,PLL将尝试使用参考时钟信号来实现相位和频率锁定。在相位/频率锁定之内和之外的这些期间内,判定PLL是否在锁定中。当没有锁定时,对虚设(dummy)滤波器内的电容器充电。然后当在频率锁定中时,虚设滤波器内的电容器放电以成指数地减慢由电流泄漏导致的低通滤波器两端的电压的衰减的速率。附图说明为了更充分地理解本专利技术及其优点,下面参照附图来进行说明,在该些附图中图1示意性地示出了传统的锁相环电路; 图2示出具有虚设电容器的与PLL一起使用的第一电路,该虚设电容器包括一连串较小的电容器;图3示出具有虚设电容器的与PLL一起使用的第二电路,该虚设电容器包括一连串较小的电容器;图4一般性地示出第一和第二电路的结构视图。具体实施例方式在下面的说明中,说明了大量特定的细节以便完全理解本专利技术。但是,本
内的技术人员将理解,本专利技术可实现为不具有这些特定的细节。在其他情况下,已以示意图或框图的形式示出了公知的元件以便不使本专利技术遮掩在不必要的细节中。另外,通常已省略了与网络通信、电磁信号技术等相关的细节,只要认为这些细节对于完全理解本专利技术而言不是必须的,而认为它们是在相关
的一般技术人员的理解范围内的。还应指出,除非另外指出,否则文中所述的所有功能均可在硬件或软件或它们的组合内实现。但在优选实施例内,除非另外指出,否则功能是由处理器例如计算机或电子数据处理器根据代码例如计算机程序代码实现的、由软件实现的和/或由被编码以执行这样的功能的集成电路实现的。转到图1,其中示出传统的PLL电路100。图1示出PLL 100。相位-频率检测器(PFD)110连接到电荷泵120。电荷泵120具有电流源122和电流汇124。PFD 110比较参考时钟频率和反馈时钟频率的相位之间的差,以由此生成信号来通过使用电流源122或电流汇124给低通滤波器130的电容器134充电。然后,电容器134的阳极上的电压被施加到压控振荡器(VCO)140上。该VCO生成作为电容器134电压的函数的、给定频率的振荡输出信号。然后,VCO 140的输出在分频器150内被分频,并然后反馈到PFD 110。但是,如果PFD 110使电荷泵120转到断开状态,则在电容器134处没有电荷的替换,而同时电荷继续通过电阻132消耗。因此,随着电荷从电容器134泄漏,电容器134将使电压发生偏移,于是这会改变VCO的信号输出频率。然后在分频器150已处理了该改变的信号之后,该改变的输出被反馈到PFD 110。然后,PFD 110将改变其输出以补偿此改变。VCO140的输出信号的这种偏移将导致输出频率信号的不希望的振荡。转到图2和4,其中示出电路200和操作的一般方法。VCO 210连接到电荷泵220。电荷泵220具有连接到电流源IUP1的第一开关S1,且电荷泵具有可用于启动电流漏IDN1的第二开关S2。电荷泵220连接到PLL滤本文档来自技高网
...

【技术保护点】
一种用于最小化锁相环(PLL)中的滤波器电容器泄漏导致的抖动的装置,包括:压控振荡器(VCO);至少一个电荷泵(CP);低通滤波器(LPF);由多个串联在一起的电容器构成的虚设滤波器;第一开关和第二开关,其中该第二开关至少被配置成连接到该虚设滤波器,且其中该第一开关至少被配置成连接到该LPF;第一单位增益缓冲器(UGB)和第二UGB,其中该第一UGB至少被配置成在第二开关和LPF之间互连,且其中该第二UGB至少被配置成在第一开关和第二开关之间互连;具有锁定检测输出信号的锁定检测器,该信号具有第一和第二状态;第一和第二开关响应于该输出信号交替地在第一状态期间使该第一UGB互连到虚设滤波器以及该第二UGB互连到该LPF,而在第二状态期间使第一UGB与虚设滤波器断开以便使第二UGB与该虚设滤波器互连。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:DW伯斯特勒E艾吕齐洁明
申请(专利权)人:国际商业机器公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利