本发明专利技术公开了一种自纠错芯片验证方法、装置、设备及计算机可读介质，该自纠错芯片验证方法用于多节点系统仿真且包括：将测试激励输入芯片并收集输出结果；基于测试激励通过参考模型得到预期结果；将输出结果与预期结果进行比对并判断是否出错；若出错，则记录和纠正错误信息，并随后判断是否还有待测试激励，若未出错，则继续判断是否还有待测试激励；以及若有待测试激励，则重复上述步骤，若没有待测试激励，则结束。该方法针对多节点系统中芯片的系统级仿真，提出一种带纠错功能的验证装置，在仿真出现错误时进行报错和记录信息，同时对输出结果自动纠错，并继续进行仿真验证。并继续进行仿真验证。并继续进行仿真验证。
【技术实现步骤摘要】
自纠错芯片验证方法、装置、设备及计算机可读介质
[0001]本专利技术涉及计算机
，尤其涉及一种用于多节点系统仿真的自纠错芯片验证方法、装置、设备及计算机可读介质。
技术介绍
[0002]多节点系统，指的是在整个系统中，有多个相同或者不同的相互比较独立的节点，这个节点可以是单独的芯片，也可以是一个子系统或者一个模块。比如常见的多节点系统有局域网系统，其中每台接入局域网的设备就是一个节点；又比如一台多路服务器，其中每个CPU就是一个节点。而在一些复杂的系统中，比如云计算数据中心中，每部分资源的控制器或者芯片，都可以看成一个节点，包括CPU、存储控制器、各种加速器芯片等等，这些节点工作相对比较独立，通过彼此间的数据传输协同工作。
[0003]对于要应用到多节点系统中的芯片，在做功能的仿真验证时，不但要考虑常规的子模块验证、集成验证和全芯片级的验证，还需要进行整个多节点系统级的仿真验证，用真实的多节点系统设计或者功能与真实系统完全一致的行为模型，与芯片设计一起进行仿真，验证协同工作时的功能正确性。
技术实现思路
[0004]有鉴于此，本专利技术实施例的目的在于提出一种用于多节点系统仿真的自纠错芯片验证方法。该方法针对多节点系统中芯片的系统级仿真，提出一种带纠错功能的验证装置，在仿真出现错误时进行报错和记录信息，同时对输出结果自动纠错，并继续进行仿真验证。
[0005]基于上述目的，本专利技术实施例的一方面提供了一种用于多节点系统仿真的自纠错芯片验证方法。该方法包括：将测试激励输入芯片并收集输出结果；基于测试激励通过参考模型得到预期结果；将输出结果与预期结果进行比对并判断是否出错；若出错，则记录和纠正错误信息，并随后判断是否还有待测试激励；若未出错，则继续判断是否还有待测试激励；若有待测试激励，则重复上述步骤；以及若没有待测试激励，则结束。
[0006]在一些实施方式中，用于多节点系统仿真的自纠错芯片验证方法还包括：当还有待测试激励时，判断错误出现的频率，若出错频率高，则启动芯片和整个系统的复位流程，再将测试激励输入芯片，若没有出错或者出错频率低，则继续将测试激励输入芯片。
[0007]在一些实施方式中，若出错频率高，则启动芯片和整个系统的复位流程，再将测试激励输入芯片包括：周期性地扫描芯片的输出结果和纠错次数的计数器，检测数值差值；若差值没有增长或者增长缓慢，则停止待测试激励的输入并启动待验证芯片复位和整个系统的状态复位；复位流程完成后从刚刚暂停的顺序重启测试激励的输入。
[0008]在一些实施方式中，将测试激励输入芯片并收集输出结果包括将测试激励输入芯片后得出输出结果，并且输出结果计数器的计数加1。
[0009]在一些实施方式中，若出错，则记录和纠正错误信息，并随后判断是否还有待测试激励包括：出现错误时，纠错次数计数器的计数加1；将错误标识置为有效，将当前整个系统
包括芯片内部的所有状态信息保存，并进行错误记录；启动强制赋值正确结果，将错误标识重置为无效，将纠错标识置为有效；进行判断是否还有待测试激励。
[0010]在一些实施方式中，错误纪录的内容包括出现错误的时间、位置，以及保存的状态信息存放位置。
[0011]在一些实施方式中，启动强制赋值正确结果包括：按照参考模型的预期结果替代芯片输出结果。
[0012]本专利技术实施例的另一方面，还提供了一种用于多节点系统仿真的自纠错芯片验证装置，该用于多节点系统仿真的自纠错芯片验证装置包括结果收集单元，所述结果收集单元用于在芯片中输入测试激励后收集结果、得到参考模型的预期结果并对输出结果进行计数；错误比对单元，所述输出结果与预期结果进行比对以确认是否产生错误；纠错单元，所述纠错单元在产生错误时，对错误结果进行计数，进行错误记录和处理；待测试激励判断单元，所述待测试激励判断单元判断是否还有待测试激励；复位单元，所述复位单元在确认还有待测试激励后判断错误频率，并在出现频率高的错误时对待测试芯片和系统状态复位。
[0013]在一些实施例中，结果收集单元在将测试激励输入芯片后得出输出结果，并且输出结果计数器的计数加1，且基于测试激励通过参考模型得到预期结果。
[0014]在一些实施例中，错误比对单元将输出结果与预期结果进行比对并判断是否出错。
[0015]在一些实施例中，纠错单元在出现错误时，纠错次数计数器的计数加1；将错误标识置为有效，将当前整个系统包括芯片内部的所有状态信息保存，并进行错误记录；启动强制赋值正确结果，将错误标识重置为无效，将纠错标识置为有效；进行判断是否还有待测试激励。
[0016]在一些实施例中，待测试激励判断单元判断是否还有待测试激励。
[0017]在一些实施例中，复位单元在当还有待测试激励时，判断错误出现的频率，若出错频率高，则启动芯片和整个系统的复位流程，再将测试激励输入芯片，若没有出错或者出错频率低，则继续将测试激励输入芯片。周期性地扫描芯片的输出结果和纠错次数的计数器，检测数值差值；若差值没有增长或者增长缓慢，则停止待测试激励的输入并启动待验证芯片复位和整个系统的状态复位；复位流程完成后从刚刚暂停的顺序重启测试激励的输入。
[0018]本专利技术实施例的再一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现方法的步骤包括：将测试激励输入芯片并收集输出结果；基于测试激励通过参考模型得到预期结果；将输出结果与预期结果进行比对并判断是否出错；若出错，则记录和纠正错误信息，并随后判断是否还有待测试激励；若未出错，则继续判断是否还有待测试激励；若有待测试激励，则重复上述步骤；以及若没有待测试激励，则结束。
[0019]在一些实施例中，用于多节点系统仿真的自纠错芯片验证方法还包括：当还有待测试激励时，判断错误出现的频率，若出错频率高，则启动芯片和整个系统的复位流程，再将测试激励输入芯片，若没有出错或者出错频率低，则继续将测试激励输入芯片。
[0020]在一些实施例中，周期性地扫描芯片的输出结果和纠错次数的计数器，检测数值差值；若差值没有增长或者增长缓慢，则停止待测试激励的输入并启动待验证芯片复位和整个系统的状态复位；复位流程完成后从刚刚暂停的顺序重启测试激励的输入。
[0021]在一些实施例中，将测试激励输入芯片并收集输出结果包括将测试激励输入芯片后得出输出结果，并且输出结果计数器的计数加1。
[0022]在一些实施例中，出现错误时，纠错次数计数器的计数加1；
[0023]将错误标识置为有效，将当前整个系统包括芯片内部的所有状态信息保存，并进行错误记录；启动强制赋值正确结果，将错误标识重置为无效，将纠错标识置为有效；进行判断是否还有待测试激励。
[0024]在一些实施例中，错误纪录的内容包括出现错误的时间、位置，以及保存的状态信息存放位置。
[0025]在一些实施例中，启动强制赋值正确结果包括：按照参考模型的预期结果替代芯片输出结果。...
【技术保护点】
【技术特征摘要】
1.一种用于多节点系统仿真的自纠错芯片验证方法，其特征在于，包括：将测试激励输入芯片并收集输出结果；基于测试激励通过参考模型得到预期结果；将输出结果与预期结果进行比对并判断是否出错；若出错，则记录和纠正错误信息，并随后判断是否还有待测试激励，若未出错，则继续判断是否还有待测试激励；以及若有待测试激励，则重复上述步骤，若没有待测试激励，则结束。2.根据权利要求1所述的用于多节点系统仿真的自纠错芯片验证方法，其特征在于，还包括：当还有待测试激励时，判断错误出现的频率，若出错频率高，则启动芯片和整个系统的复位流程，再将测试激励输入芯片，若没有出错或者出错频率低，则继续将测试激励输入芯片。3.根据权利要求2所述的用于多节点系统仿真的自纠错芯片验证方法，其特征在于，若出错频率高，则启动芯片和整个系统的复位流程，再将测试激励输入芯片包括：周期性地扫描芯片的输出结果和纠错次数的计数器，检测数值差值；若差值没有增长或者增长缓慢，则停止待测试激励的输入并启动待验证芯片复位和整个系统的状态复位；复位流程完成后从刚刚暂停的顺序重启测试激励的输入。4.根据权利要求1所述的用于多节点系统仿真的自纠错芯片验证方法，其特征在于，将测试激励输入芯片并收集输出结果包括将测试激励输入芯片后得出输出结果，并且输出结果计数器的计数加1。5.根据权利要求1所述的用于多节点系统仿真的自纠错芯片验证方法，其特征在于，若出错，则记录和纠正错误信息，并随后判断是否还有待测试激励包括：出现错误时，纠错次数计数器的计数加1；将错误标识置为有效，将当前整个系统包括芯片内部的所有状态信息保...
【专利技术属性】
技术研发人员：李拓，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。