基于网络的晶片检查制造技术

可以通过合并多个裸片上包括集成电路(IC)副本的位置处的缺陷来创建缺陷图。可以确定与缺陷图中的缺陷重叠的布局形状或网络。接下来，可以确定布局形状或网络之间的连接性。然后，可以基于布局形状或网络之间的连接性将缺陷分组为缺陷组，其中每个缺陷组包括与彼此电连接的布局形状或网络重叠的缺陷。电连接的布局形状或网络重叠的缺陷。电连接的布局形状或网络重叠的缺陷。

【技术实现步骤摘要】
【国外来华专利技术】基于网络的晶片检查
[0001]相关申请
[0002]本申请要求于2019年12月23日提交的第62/952758号美国临时申请的权益，其内容出于所有目的通过引用以其整体并入本文。


[0003]本公开涉及集成电路(IC)设计和制造。更具体地，本公开涉及基于网络的晶片检查。

技术介绍

[0004]当基于IC设计制造IC时，可以使用晶片检查来检测IC中的缺陷(如果有的话)。检测的缺陷可以被分类为真实缺陷或误报。真实缺陷是导致IC故障或不符合期望性能目标的缺陷，而误报是可以被忽略的缺陷，因为它不会以任何有意义的方式影响IC的功能或性能。误报率是误报的数目与检测的缺陷的总数目的比率。期望具有低误报率。
[0005]随着设备几何形状继续缩小，检测的缺陷的总数目和误报率正在急剧增加。如果检测的缺陷数目较大并且误报率较高，则晶片检查可能需要大量的时间和资源。此外，可能漏掉真实缺陷，这可以导致较低的产量和较高的制造成本。

技术实现思路

[0006]本文描述的一些实施例可以通过合并多个裸片上包括IC副本的位置处的缺陷来创建本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，包括：通过合并多个裸片上包括集成电路(IC)副本的位置处的缺陷，来创建缺陷图；确定与所述缺陷图中的所述缺陷重叠的布局形状；确定所述布局形状之间的连接性；以及基于所述布局形状之间的所述连接性，将所述缺陷分组为缺陷组，其中每个缺陷组包括与彼此电连接的布局形状重叠的缺陷。2.根据权利要求1所述的方法，其中确定所述布局形状之间的所述连接性包括：跨所述IC的一个或多个层，追踪所述布局形状之间的电连接性。3.根据权利要求1所述的方法，包括选择包括多于阈值缺陷数目的缺陷组。4.根据权利要求1所述的方法，包括基于所述缺陷的属性来选择缺陷组。5.根据权利要求4所述的方法，其中所述基于所述缺陷的所述属性来选择所述缺陷组包括：选择所具有的尺寸大于阈值尺寸的至少一个缺陷的缺陷组。6.根据权利要求1所述的方法，包括基于关联的布局数据、网表数据、或布局数据与网表数据两者来选择缺陷组。7.根据权利要求6所述的方法，其中所述基于所述关联的布局数据、网表数据、或布局数据与网表数据两者来选择所述缺陷组包括：选择与关键网络相关联的缺陷组。8.根据权利要求6所述的方法，其中所述基于所述关联的布局数据、网表数据、或布局数据与网表数据两者来选择所述缺陷组包括：选择与所具有的宽度小于阈值宽度的网络相关联的缺陷组。9.一种系统，包括：存储器，存储指令；以及处理器，与所述存储器耦合并且执行所述指令，所述指令在被执行时使所述处理器：通过合并来自包括集成电路(IC)副本的多个裸片的缺陷，来创建缺陷图；确定与所述缺陷图中的所述缺陷重叠的布局形状；确定所述布局形状之间的连接性；以及基于所述布局形状之间的所述连接性，将所述缺陷分组为缺陷组，其中每个缺陷组包括与彼此电连接的布局形状重叠的缺陷。10.根据权利要求9所述的系统，其中所述指令在被执行时使所述处理器基于所述缺陷组中的缺陷计数来选择缺陷组。11.根据权利要求10所述的系统，其中所述基于所述缺陷组中的所述缺陷计数来选择所述缺陷组包括：选择包括多于阈值缺陷数目的所述缺陷组。12.根据权利要求9所述的系统，其中所述指令在被执...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：