芯片组与其时脉产生方法技术

一种芯片组与其时脉产生方法，包括一相位频率侦测器，用以根据一第一参考时脉与一第一反馈时脉，产生一控制电压；一压控振荡器，用以根据控制电压产生一输出时脉；一分频器，用以对一第二反馈时脉进行分频，以产生第一反馈时脉；以及一频率滤除单元，用以估算来自一外部单元的一第三反馈时脉的摆动与频率，以便选择性地输出第三反馈时脉和输出时脉中的一个作为第二反馈时脉。本发明专利技术所述的芯片组与其时脉产生方法，可于来自外部单元的反馈时脉失真时，避免输出时脉亦跟着产生失真。

【技术实现步骤摘要】

本专利技术有关于一种芯片组，特别有关于一种可以避免反馈 时脉失真所造成的误动作的。
技术介绍
图l为一传统时脉产生单元。于时脉产生单元ioo中，相位 频率侦测器IO才艮据一参考时脉SCLK与分频器14所分频后的时 脉产生一控制电压，压控振荡器12则根据该控制电压产生一输 出时脉MCLK。再者，分频器14则接收一来自外部元件的一反 馈时脉FBCLK,将其分频后输出至相位频率侦测器IO，使得时 脉产生单元100可以根据反馈时脉FBCLK对输出时脉MCLK进 行调整。然而，当反馈时脉FBCLK由于外部元件而失真时'将 会使得时脉产生单元100对输出时脉MCLK进行错误性地调整， 例如频率一直增加，造成其它耦接输出时脉MCLK的电子元件 跟着产生误动作。因此，需要一个更有效的时脉产生方法。
技术实现思路
本专利技术提供一种芯片组，包括一相位频率侦测器，用以根 据一第一参考时脉与一第一反馈时脉，产生一控制电压； 一压 控振荡器，用以根据控制电压产生一输出时脉； 一分频器，用 以对一第二反馈时脉进行分频，以产生第一反馈时脉；以及一 频率滤除单元，用以估算来自 一外部单元的一第三反馈时脉的 摆动与频率，以选择性地输出第三反馈时脉和输出时脉中的一 个作为第二反馈时脉。本专利技术亦提供一种芯片组的时脉产生方法，包括根据一第一参考时脉与一第一反馈时脉，产生一输出时脉；将一第二反馈时脉进行分频，以产生第一反馈时脉；以及接收来自一外部 单元的一第三反馈时脉，作为第二反馈时脉；估算第三反馈时 脉的摆动与频率；以及当第三反馈时脉的正摆动次数与负摆动 次数相差超过一次时，改以输出时脉作为第二反馈时脉。本专利技术所述的，可于来自外部单 元的反馈时脉失真时，避免输出时脉亦跟着产生失真。附图说明图l为一传统时脉产生单元。图2A为本专利技术中芯片组的 一 实施例。图2B为芯片组的另 一 实施例。图2C为芯片组的另 一 实施例。具体实施例方式为了让本专利技术的上述和其他目的、特征和优点能更明显易 懂，下文特举一4交佳实施例，并配合所附图示，作详细il明如 下。图2A为本专利技术中芯片组的 一 实施例。如图2A所示，芯片组 200A用以产生 一输出时脉MCLK至 一 外部单元300。 芯片组 200A包括一时脉产生单元210用以根据一参考时脉REF1产生输 出时脉MCLK以及一频率滤除单元(frequency filter)220用以选 择性反馈输出时脉MCKL或来自外部单元300的一反馈时脉FB3 至时脉产生单元210。举例而言，外部单元300可为另 一时脉产 生单元、或一时脉产生单元与一緩冲器的整合单元、或其它电 子电路。时脉产生单元210可为 一锁相回^各(phase locked loop;PLL),但不限定于此，时脉产生单元210包括一相位频率侦测 器(frequency phase detector; FPD)20用以#4居参考时月永REF 1与 反馈时脉FBI产生控制电压VC 、 一压控振荡器(voltage controlled oscillator; VCO) 22用以才艮据控制电压VC产生输出时 脉MCLK以及一分频器(frequcncy divider)24用以对一反馈时脉 FB2进行分频，以1更产生反馈时脉FB 1 。为了避免失真的时脉反馈至时脉产生单元210,频率滤除单 元220估算反馈时脉FB3的摆动(swings)与频率，以便选择性地 将输出时脉MCLK或反馈时脉FB3输出至分频器24作为反馈时 脉FB2 。频率滤除单元220包括 一 多工器32A耦接至输出时脉 MCLK与反馈时脉FB3 ,以及一 判断单元34估算反馈时脉I'，B3的 摆动与频率并产生 一 控制信号S C至多工器3 2 A 。于此实施例中，当反馈时脉FB3的正摆动次数与负摆动次 数相差不超过一 次，并且反馈时脉FB3的频率大抵上相等于预 设频率时，判断单元34则判定反馈时脉FB3并未失真，并输出 一具有高电平的控制信号SC至多工器32A。因此，多工器32A 会根据具有高电平的控制信号SC,将来自外部单元300的反馈 时脉FB 3输出作为反馈时脉F B 2 (即此时反馈时脉FB 2等同于反 馈时脉FB3),使得时脉产生单元210会根据来自夕卜部单元300的 反馈时脉FB3调整其所产生的输出时脉MCLK。换言之，分频器 2 4会对反馈时脉F B 3进行分频，以作为反馈时脉F B1输出至相位频率侦测器20。于是相位频率侦测器2o会根据参考时脉Rmn与反馈时脉FB3分频后产生的反馈时脉FB 1,产生控制电压VC, 而压控振荡器22会根据所产生的控制电压VC调整输出时脉 MCLK。在实施例中，反馈时脉FB3的正摆动次数与负摆动次数 亦可看作反馈时脉F B 3的上升沿次数与下降沿次数，但不限定于此。相反地，当反馈时脉FB3的正摆动次数与负摆动次数相差 超过一次，或反馈时脉FB3的频率与预设频率不相等时，判断 单元34则判定反馈时脉FB3已经发生失真，故输出 一具有低电 平的控制信号SC至多工器32A。(因此，多工器32A会根据具有 低电平的控制信号SC ,将来压控振荡器22产生的输出时脉 MCLK输出作为反馈时脉1-，B2(即此时输出时脉MCLK等同于反 馈时脉F B 2 ),使得时脉产生单元210不会根据反馈时脉F B 3调整 其产生的输出时脉MCLK。换言之，分频器24会对输出时脉 MCLK进行分频，以作为反馈时脉FB1输出至相位频率侦测器 20。于是相位频率侦测器20会根据参考时脉REF1与输出时脉 MCLK分频后产生的反馈时脉FB1，产生控制电压VC,而压控 振荡器22会根据所产生的控制电压VC调整输出时脉MCLK。除此之外，在一既定时间后，判断单元34会重新估算反馈 时脉FB3的摆动与频率，若反馈时脉FB3已经恢复正常(未失 真)，即反馈时脉FB3的正摆动次数与负摆动次数相差不大于一 次，并且反馈时脉FB3的频率与预设频率大抵上相同时，则致 使多工器32A输出反馈时脉FB3作为上述反馈时脉FB2,而输出 至分频器24。若反馈时脉FB3仍然是失真的，判断单元34则继 续输出具有低电平的控制信号SC,使得多工器32A将输出时脉 MCLK作为上述反馈时脉FB2，而反馈至分频器24。图2B为本专利技术中芯片组的另一实施例。如图所示，芯片组 200B与图2A中所示的芯片组200A相似，其差异在于频率滤除 单元220，包括一多工器32B、 一计数单元36、 一比较器38、 一参 考计数器40以及一重置单元42。举例而言，计数单元36、比较 器38、参考计数器40以及重置单元42可视为判断单元34的一实 施例，但不限定于此。多工器32B耦接至输出时脉MCLK以及来自外部单元300(显示于图2A中)的反馈时脉FB3。计数单元36用以计数反馈 时脉FB3的正摆动次数与负摆动次数，并产生对应的一第一计 数值CV1、第二计数值CV2，而比较器38用以比较第 一计数值 CV1、第二计数值CV2。当第一计数值CV1、第二计数值CV2的差值不大于一，且 第 一计数值CV1、第二计数值CV2的任一个与代表一预设频率 的预设计数值CREF的差值不大于N时，即表示此时反馈时脉 F B 3并未失真，因此本文档来自技高网...

【技术保护点】
一种芯片组，其特征在于，包括：一相位频率侦测器，用以根据一第一参考时脉与一第一反馈时脉，产生一控制电压；一压控振荡器，用以根据上述控制电压产生一输出时脉；一分频器，用以对一第二反馈时脉进行分频，以产生上述第一反馈时脉；以及一频率滤除单元，用以估算来自一外部单元的一第三反馈时脉的摆动与频率，以选择性地输出上述输出时脉和上述第三反馈时脉中的一个作为上述第二反馈时脉。

【技术特征摘要】

【专利技术属性】
技术研发人员：苏家弘，郭宏益，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]