芯片的制造方法技术

本公开提供了一种芯片的制造方法，包括在晶圆上形成多个管芯；对晶圆上的多个管芯中的至少部分共同施加偏置；以及在施加偏置状态下，对管芯进行预设加工和/或预设试验。该芯片的制造方法通过将预设加工、预设试验的步骤提前到在封装步骤之前，在晶圆级上完成这些加工、试验，从而总体提升了芯片的制造效率、降低了封装成本。了封装成本。了封装成本。

【技术实现步骤摘要】
芯片的制造方法


[0001]本公开涉及半导体器件及集成电路制造领域，更具体地，涉及芯片的制造方法。

技术介绍

[0002]在半导体器件及集成电路制造过程中，经过前道工艺之后，晶圆(wafer)上会形成多个管芯(Die)，之后通常还需要进行管芯的初步筛选测试，以获得不合格管芯在晶圆上的分布图(不合格Die的MAP图)。其中，初步筛选测试是利用电学测试参数验证每个管芯是否符合产品规格，不符合的管芯被认为是不合格管芯。随后，对晶圆进行划片以分离管芯，根据不合格Die的MAP图剔除掉初步筛选测试中的不合格管芯，并且对剩下的合格管芯进行封装。由于在封装的步骤中可能会产生线路接触不良等问题，在完成管芯的封装步骤之后，还需要再进行终测，用于判定封装后的管芯(可称为成品管或芯片)是否能够实现预定的功能即是否合格，在剔除不合格芯片后，最终完成芯片的制造步骤。
[0003]对于某些应用于特殊环境下的芯片而言，在封装步骤之后与终测步骤之前，还需要对芯片进行系列的特殊加工和特殊试验。在现有技术中，需要将芯片插接到专用的电路板中，通过专用的电路板向芯片施加一定的偏置，之后，再对施加了偏置的芯片进行系列的特殊加工和特殊试验，从而对芯片的性能参数进行调整与固化。然而，封装之后的芯片尺寸较大，专用的电路板上能够插接的芯片数量十分有限，因此，能够同时进行特殊加工和特殊试验的芯片数量受到制约，降低了大批量制造芯片的效率。此外，当芯片进行了特殊的加工和试验后，由于芯片的某些性能参数有可能会发生改变，使得一些芯片不能实现预定的功能，因此在终测的步骤之后，也会将这些芯片作为不合格品加以剔除，浪费了封装的成本。
[0004]因此，希望提供一种芯片的制造方法，使芯片可以批量化、规模化的进行这些特殊的加工、试验，提高芯片的制造效率，降低生产成本。

技术实现思路

[0005]有鉴于此，本公开提供了一种改进的芯片的制造方法，通过将预设加工、预设试验的步骤提前到封装步骤之前，在晶圆级完成这些加工、试验，从而总体提升芯片的制造效率并降低生产成本。
[0006]根据本公开实施例提供的一种芯片的制造方法，包括：在晶圆上形成多个管芯；
[0007]对晶圆上的多个管芯中的至少部分共同施加偏置；以及
[0008]在施加偏置状态下，对管芯进行预设加工和/或预设试验。
[0009]可选地，还包括对多个管芯进行初筛选，对初筛选合格的管芯的至少部分施加偏置。
[0010]可选地，还包括对进行预设加工和/或预设试验后的管芯进行再筛选，再筛选合格的管芯用于封装。
[0011]可选地，还包括在晶圆上形成布线结构，经布线结构对多个管芯中的至少部分共同施加偏置。
[0012]可选地，形成布线结构的步骤包括：
[0013]在晶圆上形成隔离层，隔离层覆盖多个管芯；
[0014]在隔离层中形成多个接触孔，各接触孔与相应的管芯的电极对应；
[0015]在隔离层上形成导电层，且导电层填充多个接触孔从而形成导电插塞，导电插塞与对应的电极电连接；以及
[0016]图案化导电层以形成布线结构，
[0017]其中，至少部分管芯通过布线结构并联，形成并联电路。
[0018]可选地，布线结构包括位于隔离层表面的主体部和多个选择部，多个选择部分别与相应的导电插塞连接，
[0019]制造方法还包括：通过断开相应的选择部断开主体部与导电插塞的电连接，以将初筛选不合格的管芯从并联电路中移除。
[0020]可选地，隔离层的材料包括聚合物材料，采用光刻与刻蚀工艺形成接触孔。
[0021]可选地，至少一个管芯的电极对应多个导电插塞。
[0022]可选地，还包括在进行预设加工和/或预设试验之后，去除隔离层与布线结构。
[0023]可选地，管芯包括钝化层，钝化层具有暴露电极的开口，管芯的表面与钝化层共面，隔离层位于钝化层的表面，
[0024]其中，采用刻蚀工艺去除隔离层，在去除隔离层的步骤中，隔离层的刻蚀选择比大于钝化层的刻蚀选择比。
[0025]相比于现有技术中需要将有限数量的芯片插接到专用电路板上进行加工、试验的方案，本公开通过在划片与封装步骤之前，直接对晶圆上的多个管芯共同施加偏置，其中，在晶圆级能够对更多数量的管芯同时施加偏置并进行预设加工、预设试验，从而提升了芯片的加工效率。
[0026]相比于现有技术中封装后再对芯片进行加工、试验的方案，本公开在晶圆上完成对管芯的预设加工、预设试验之后，再对这些管芯进行筛选，然后仅将经筛选后的管芯用于后部封装，因此避免了浪费封装成本的问题。
[0027]进一步地，通过隔离层将管芯覆盖，在形成和去除布线结构的过程中，该隔离层均能够保护其下方的管芯，避免管芯因预设加工/预设试验而受到损伤。
附图说明
[0028]为了更清楚地说明本申请实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本申请的一些实施例，而非对本申请的限制。
[0029]图1示出了本公开实施例的晶圆的结构示意图。
[0030]图2示出了沿图1中AA线所截的截面图。
[0031]图3示出了本公开实施例的芯片制造方法的第一阶段的截面图。
[0032]图4示出了本公开实施例的芯片制造方法的第二阶段的截面图。
[0033]图5示出了本公开实施例的芯片制造方法的第三阶段的截面图。
[0034]图6示出了本公开实施例的芯片制造方法的第四阶段的截面图。
[0035]图7示出了本公开实施例的布线结构的俯视图。
[0036]图8示出了沿图7中虚线框处的放大结构示意图。
[0037]图9示出了沿图8中可断开点断开后的示意图。
具体实施方式
[0038]为了解决
技术介绍
中所提出的问题，专利技术人曾尝试利用探针卡上的探针直接对晶圆上的多个管芯施加偏置，然后在晶圆上直接对管芯进行预设加工、预设试验，其中，探针的数量可以根据需要进行设置，从而解决了之前无法将大量的芯片同时插接到专用电路板而造成的生产效率低下的问题。
[0039]然而，探针台对探针的数量有一定的限制，正常最多可增加到3
‑
5组，所以生产效率的提升幅度依然有限；并且由于探针卡及探针台是一个体积较大的系统，其搬运和改造均需付出大量的时间和技术成本；此外，如果将探针台置于某些特殊实验环境中(例如将探针台放到高温反偏或者离子照射的设备里面)，探针台中的精密零部件极有可能会受到外部环境干扰而发生损坏，甚至不能正常地对管芯施加偏置。
[0040]为此，本公开提供了一种新的方案。
[0041]以下将参照附图详细地描述本公开实施例的技术方案。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
[0042]图1示出了本公开实施例的晶圆的结构示意图。如图1所示，晶圆10包括多个管芯100，多个管芯100按行和列的形式呈阵列式排布，相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的制造方法，包括在晶圆上形成多个管芯；其特征在于，还包括：对所述多个管芯中的至少部分共同施加偏置；以及在施加偏置状态下，对所述管芯进行预设加工和/或预设试验。2.根据权利要求1所述的制造方法，其特征在于，还包括对所述多个管芯进行初筛选，对初筛选合格的所述管芯的至少部分施加所述偏置。3.根据权利要求2所述的制造方法，其特征在于，还包括对进行所述预设加工和/或预设试验后的所述管芯进行再筛选，再筛选合格的所述管芯用于封装。4.根据权利要求1
‑
3任一项所述的制造方法，其特征在于，还包括在所述晶圆上形成布线结构，经所述布线结构对所述多个管芯中的至少部分共同施加偏置。5.根据权利要求4所述的制造方法，其特征在于，形成所述布线结构的步骤包括：在所述晶圆上形成隔离层，所述隔离层覆盖所述多个管芯；在所述隔离层中形成多个接触孔，各所述接触孔与相应的所述管芯的电极对应；在所述隔离层上形成导电层，且所述导电层填充所述多个接触孔从而形成导电插塞，所述导电插塞与对应的所述电极电连接；以及图案化所述导电层以形成所述布线结构，...

【专利技术属性】
技术研发人员：韦仕贡，淮永进，张欣慰，常国，王乾，戴建业，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：