一种电能计量芯片内的防潜动电路制造技术

本实用新型专利技术一种电能计量芯片内的防潜动电路，其特点是包括：计时模块、计数模块和复位电路；计时模块由若干个带复位的Ｄ触发器组成，其输入端与主时钟信号连接，输出端输出计时到的标志信号与复位电路连接；计数模块由若干个带复位的加减计数单元连接组成，输入端分别与加信号ＣＵ减信号ＣＤ连接，输出端输出计数上溢出标志的进位信号ＡＯＶ和计数下溢出标志的借位信号ＲＯＶ与复位电路连接；复位电路与加减信号ＣＵ、ＣＤ、主时钟信号ＣＫ、主复位信号Ｒ１、计时模块和计数模块连接进行逻辑处理，产生防潜动复位信号Ｒ２。由此避免了电路的微信号分辨误差的积累，同时得到电能计量芯片设计要求的防潜动值，并且实现电能计量芯片的防潜动功能；其简单易行极为实用。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种集成电路芯片内的防潜动电路，尤其涉及用基本单元在电能计量芯片内实现电能计量设计要求的一种电能计量芯片内的防潜动电路。
技术介绍
在电能计量芯片领域，所述的防潜动指的是，电能计量芯片在没有电流和电压输入的情况下，芯片应该没有输出。但是在现有技术电能计量的芯片中，由于芯片本身和电表整表系统都会产生不可避免的噪声，使电表在不用电时，由于上述噪声的存在，电路的微信号分辨误差的积累，使之造成有效功率计数，从而给用户造成不应有的电功率的损失。为此，在电能计量芯片领域，芯片的防潜动功能的设置是势在必行，从而达到所要求的电能计量芯片在没有电流和电压输入的情况下，芯片应该没有输出，以减少给用户造成的不应有的损失。
技术实现思路
本技术的目的在于提供一种电能计量芯片内的防潜动电路，它应用于电能计量芯片内，能在时间上保证电能计量芯片的防潜动功能，从而达到电能计量芯片在没有电流和电压输入的情况下，芯片应该没有输出，减少用户的损失。本技术的目的是这样实现的一种电能计量芯片内的防潜动电路，其特点是包括计时模块、计数模块和复位电路；所述的计时模块由若干个带复位的D触发器连接组成，其输入端与主时钟信号连接，输出端输出计时到的标志信号与复位电路连接；所述的计数模块由若干个带复位的加减计数单元连接组成，输入端分别与加信号CU减信号CD连接，输出端输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV与复位电路连接；所述的复位电路与加减信号CU、CD、主时钟信号CK、主复位信号R1、计时模块和计数模块连接进行逻辑处理，产生防潜动复位信号R2。在上述的电能计量芯片内的防潜动电路中，其中，所述的由若干个带复位的D触发器连接组成的计时模块形成分频电路，同级D触发器的输出“Q非”端与同级D触发器的输入“D”端连接，第一级D触发器的输入“CK”端与主时钟信号CK连接，前一级D触发器的输出“Q”端与下一级D触发器的输入“CK”端连接，最后一级D触发器的输出“Q”端输出计时到的标志信号TF；每一个D触发器的“CLR”端与防潜动复位信号R2连接。在上述的电能计量芯片内的防潜动电路中，其中，所述的由若干个带复位的加减计数单元连接组成的计数模块中，前级加减计数单元的两输出“Uo”端和“Do”端与后级加减计数单元的两输入“Ui”端和“Di”端相连，第一个加减计数单元的两个输入“Ui”端和“Di”端分别与输入模块的代表功率的加信号CU和减信号CD连接，最后一个加减计数单元的两个输出“Uo”端和“Do”端分别输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV；每一个加减计数单元的“CLR”端与防潜动复位信号R2连接。在上述的电能计量芯片内的防潜动电路中，其中，所述的复位电路包括，或门G1，门G1的两输入端分别与输入模块的代表功率的加信号CU和减信号CD连接；或非门G2，门G2的一输入端与时钟信号CK连接，另一输入端与或门G1的输出端连接；D触发器，该D触发器的输入“CK”端与计时模块输出端计时到的标志信号TF连接，输入“D”端设置一高电平，D触发器的“CLR”端与防潜动复位信号R2连接，D触发器的输出“Q非”端输出计时溢出标志TOV；与非门G3，门G3的三输入端分别与D触发器输出端计时溢出标志TOV和计数模块20的两输出端计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV连接；或非门G4，门G4的两输入端分别与门G2的输出端和门G5的输出端连接；或非门G5，门G5的两输入端分别与门G3的输出端和门G4的输出端连接；或非门G6，门G6的两输入端分别与门G5的输出端和主复位信号R1连接；门G6的输出端输出产生防潜动的复位信号R2。本技术一种电能计量芯片内的防潜动电路由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果1.本技术由于在电能计量芯片内由计时模块、计数模块和复位电路组成防潜动电路，实现了电能计量设计要求的防潜动功能，使计时模块和计数模块正常工作的时候相互不影响，发生潜动的情况时即计时模块计到时而计数模块未溢出的时候，由复位电路将计时模块和计数模块同时清零，避免了电路的微信号分辨误差的积累。2.本技术由于计数模块由N个带复位的加减计数单元组成，它根据输入到模块的加脉冲和减脉冲进行加减计数，当计数模块上溢出时输出进位信号或当计数模块下溢出时输出借位信号，得到电能计量芯片设计要求的防潜动阀值。3.本技术由于复位电路对计时模块和计数模块不断清零，在时间上保证了电能计量芯片的防潜动的功能；整个防潜动电路的结构简单，易于实现；4.本技术由于复位电路由若干与非门、或非门等逻辑电路组成，从而将不同的信号进行处理，从而实现电能计量芯片设计要求的防潜动功能。附图说明通过以下对本技术一种电能计量芯片内的防潜动电路的一实施例结合其附图的描述，可以进一步理解本技术的目的、具体结构特征和优点。其中，附图为图1是本技术一种电能计量芯片内的防潜动电路的结构示意图；图2是图1防潜动电路中计时模块的电路结构示意图； 图3是图1防潜动电路中计数模块的电路结构示意图；图4是图1防潜动电路中复位电路的时序示意图。具体实施方式请参见图1所示，图1是本技术一种电能计量芯片内的防潜动电路的结构示意图。本技术一种电能计量芯片内的防潜动电路由计时模块10、计数模块20和复位电路30组成。计时模块10由若干个带复位的D触发器连接组成，其输入端与主时钟信号CK连接，输出端输出计时到的标志信号TF与复位电路30连接；计数模块20由若干个带复位的加减计数单元连接组成，输入端分别与加信号CU减信号CD连接，输出端输出计数上溢出标志的进位信号AOV和计数下溢出标志的借位信号ROV与复位电路30连接；复位电路30与加减信号CU、CD、主时钟信号CK、主复位信号R1、计时模块10和计数模块20连接进行逻辑处理，产生防潜动复位信号R2。请结合图1参见图2所示，图2是图1防潜动电路中计时模块的电路结构示意图。计时模块10由N个带复位的D触发器组成，计时模块(10)的作用是，将输入到计时模块的时钟信号进行分频，得到电能计量芯片设计所需要的防潜动时间。其中，同级D触发器的输出“Q非”端与同级D触发器的输入“D”端连接，第一级D触发器的输入“CK”端与主时钟信号CK连接，前一级D触发器的输出“Q”端与下一级D触发器的输入“CK”端连接，将输入模块的时钟信号(CK)进行2N分频，得到实现防潜动功能设计所需要的时间，最后一级D触发器的输出“Q”端输出计时到的标志信号TF；在本实施例中，用于防潜动电路计时模块得到的计时时间为M秒；同时，每一个D触发器的“CLR”端与防潜动复位信号R2连接，即计时模块10由复位电路产生的防潜动复位信号R2进行复位。请结合图1参见图3所示，图3是图1防潜动电路中计数模块的电路结构示意图。计数模块20由若干个带复位的加减计数单元连接组成，其作用是，根据输入到模块的加脉冲和减脉冲进行加减计数，当计数模块上溢出时输出进位信号或当计数模块下溢出时输出借位信号，得到电能计量芯片设计要求的防潜动阀值。在本技术中，计数模块20由若干个带复位的加减计数单元连接组成的计数模块20中，前级加本文档来自技高网...

【技术保护点】
一种电能计量芯片内的防潜动电路，其特征在于包括：计时模块（１０）、计数模块（２０）和复位电路（３０）；　　　　所述的计时模块（１０）由若干个带复位的Ｄ触发器连接组成，其输入端与主时钟信号（ＣＫ）连接，输出端输出计时到的标志信号（ＴＦ）与复位电路（３０）连接；　　　　所述的计数模块（２０）由若干个带复位的加减计数单元连接组成，输入端分别与加信号（ＣＵ）减信号（ＣＤ）连接，输出端输出计数上溢出标志的进位信号（ＡＯＶ）和计数下溢出标志的借位信号（ＲＯＶ）与复位电路（３０）连接；　　　　所述的复位电路（３０）与加减信号（ＣＵ、ＣＤ）、主时钟信号（ＣＫ）、主复位信号（Ｒ１）、计时模块（１０）和计数模块（２０）连接进行逻辑处理，产生防潜动复位信号（Ｒ２）。

【技术特征摘要】

【专利技术属性】
技术研发人员：王祥莉，
申请(专利权)人：上海贝岭股份有限公司，
类型：实用新型
国别省市：31[中国|上海]