低功耗CMOS型高压驱动电路制造技术

低功耗ＣＭＯＳ型高压驱动电路涉及一种作为输出驱动之用的高压驱动电路，在电平转换级的输出端和高压输出级的输入端之间设有输出缓冲级，由一个高压ＰＭＯＳ管和一个高压ＮＭＯＳ管组成，高压ＰＭＯＳ管的源与电源连接，其栅电极作为本级输出缓冲单元的输入端与上一级输出缓冲单元的输出端连接；高压ＮＭＯＳ管的源接地，其栅电极作为第３ｉ时序信号接收端，高压ＰＭＯＳ管的漏与高压ＮＭＯＳ管的漏连接并作为本级输出缓冲单元的输出端且与下一级输出缓冲单元的输入端连接，首级输出缓冲单元的输入端作为输出缓冲级的输入端与电平转换级的输出端连接，末级输出缓冲单元的输出端作为输出缓冲级的输出端与高压输出级的另一个输入端连接。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是一种高压驱动电路，尤其是一种低功耗CMOS型高压驱动电路。工作时，低压一般在5V以下(包括5V)，而高压可以从5V到500V，甚至更高。
技术介绍
随着半导体行业的飞速发展，各类功率集成芯片的应用领域不断扩大，例如交流电机的控制、平板显示器驱动电路、打印机驱动电路以及声音功放系统等等，而这些驱动芯片都需要高压驱动电路用于驱动负载。CMOS高压驱动电路是一种较常用的输出驱动电路。CMOS电路在电源与地之间有一个PMOS管和一个NMOS管，CMOS结构可以实现在一个控制信号的前提下，PMOS为开启态(关闭态)的时候，NMOS为关闭态(开启态)。当PMOS为开启态、NMOS为关闭态的时候，输出端与电源短接，输出高电位；而当PMOS为关闭态、NMOS为开启态的时候，输出端与地短接，输出低电位。但是这种CMOS电路自身也存在缺点，当输出电平由低到高或由高到低跳变的时候，在一个较短的时间内存在高压PMOS和高压NMOS同时为开启态的时刻，这时有电源到地的电流称为“同时导通电流”。如图1所示，假设初始状态低压控制信号LV2为高电平、LV1为低电平，则N1为开启态，N2为关闭态，P2为开启态，P1为关闭态。这时，如果低压驱动电路的控制信号LV2变为低电平，则N1关闭，然后，LV1变为高电平时，N2开启，由于节点HV2的电位降低，使高压PMOS管P1开启，HV1节点电位由低电平升高到高电平，使高压PMOS管P2关闭。在节点HV1由低电平变到高电平的过程中，在一段时间内P2、N2同时为开启态，这时存在有电源到地的同时导通电流，并且该电流的大小与P2和N2的尺寸和工作电压有关，P2和N2的宽长比越大、工作电压越高，同时导通电流就越大，由P2、N2同时开启而带来的功耗也就越大。同样，低压驱动电路的控制信号LV1变为低电平，使N2关闭，然后LV2变为高电平，使N1开启，则节点HV1电位降低，使高压PMOS管P2开启，节点HV2电位升高，使P1关闭，此时节点HV1输出由高电平变到低电平。同样在节点HV1由高电平变到低电平的过程中，在一段时间内P1、N1同时为开启态，这时存在有电源到地的同时导通电流，并且该电流的大小与P1和N1的尺寸和工作电压有关，P1和N1的宽长比越大、工作电压越高，同时导通电流就越大，由P1、N1同时开启而带来的功耗也就越大。在高压功率驱动芯片中，P1、P2和N1、N2的宽长比往往很大(几百比一)，而且工作电压很高(几十伏到几百伏)，因此高压功率驱动芯片的同时导通功耗往往很大。在器件尺寸较小的时候，同时导通电流一般是可以忽略的，但是作为驱动电路用CMOS电路，特别是在高压大功率的应用场合，器件的宽长比都非常的大，同时导通功耗在总功耗中比重很大。本技术提供了一种低功耗、高速CMOS型高压驱动电路，该电路可以把同时导通功耗降低几倍，特别适用于需要较大驱动能力的场合。
技术实现思路
本技术提供一种能够减小功率损耗并能增强抗干扰能力的低功耗CMOS型高压驱动电路，本技术可适用于高压功率驱动芯片。本技术采用如下技术方案一种作为输出驱动之用的低功耗CMOS型高压驱动电路，由电平转换级2和高压输出级4组成，电平转换级2的两输入端分别为第1时序信号LV1输入端和第2时序信号LV2输入端，高压输出级4的一个输入端为第4时序信号LV4输入端，在电平转换级2的输出端HV1和高压输出级4的另一个输入端之间设有输出缓冲级3，输出缓冲级3至少包括一个输出缓冲单元3i，该输出缓冲单元3i由一个高压PMOS管P3i和一个高压NMOS管N3i组成，高压PMOS管P3i的源与电源Vccp连接，高压PMOS管P3i的栅电极作为本级输出缓冲单元3i的输入端与上一级输出缓冲单元3i-1的输出端HV3i-1连接，高压NMOS管N3i的源接地，高压NMOS管N3i的栅电极作为第3i时序信号LV3i接收端，高压PMOS管P3i的漏与高压NMOS管N3i的漏连接并作为本级输出缓冲单元3i的输出端HVi且与下一级输出缓冲单元3i+1的输入端连接，首级输出缓冲单元31的输入端作为输出缓冲级3的输入端与电平转换级2的输出端HV1连接，末级输出缓冲单元3n的输出端作为输出缓冲级3的输出端HV3n与高压输出级4的另一个输入端连接。与现有技术相比，本技术具有如下优点(1)全部采用CMOS技术，CMOS本身具有开关速度快、功耗低等特点，而且制备工艺简单。在高压大功率场合，高压CMOS的优越性尤为突出，它可以完全兼容标准低压CMOS工艺，因此可以非常容易地制备高压功率驱动芯片。(2)由于本技术采用了输出缓冲级，通过相互独立的低压驱动信号(参见图2)对本技术的高压驱动电路进行时序控制，保证缓冲级和高压输出级的高压PMOS和高压NMOS不会同时开启(参见图3、图4)，也就不会存在同时导通功耗。(3)缓冲级电路的存在可以极大地减小电平转换级高压CMOS管的尺寸，从而可以极大地减小电平转换级的同时导通电流和功耗(参见图5)。(4)缓冲级电路可以屏蔽高压输出信号对电平转换级电路的干扰，整个高压驱动电路的抗干扰能力大大增强。(5)本高压驱动电路通过调节4个相互独立的低压控制信号的时序，可以使高压输出信号的占空比接近1。(6)本技术在几十伏到几百伏的高压条件下的优势尤为明显，因为在高工作电压的情况下，同时导通电流很大，因此同时导通功耗在总功耗中的比重就很大，采用本技术可以大大降低导通电流，相应地大大降低同时导通功耗。附图说明图1是本技术的低功耗CMOS高压驱动电路的原理图。图2是本技术实施例的时序信号波形图，在波形满足该图的延迟要求下，高压驱动电路实现了低功耗，图中T1、T2、T3和T4为延迟时间。图3给出了实施例的第1时序信号HV1和第3时序信号LV31的波形图，在第1时序信号LV1和第3时序信号LV3相互交错的情况下，保证了输出缓冲级没有同时导通电流。图4给出了第3时序信号HV31和第4时序信号LV4的波形图，在第3时序信号LV3和第4时序信号LV4相互交错的情况下，保证了高压输出级没有同时导通电流。图5是存在和不存在缓冲级时，电路同时导通电流的对比图，加入输出缓冲级后，同时导通电流明显减小。图6具有一级输出缓冲级的低功耗CMOS高压驱动电路的原理图。图7具有两级输出缓冲级的低功耗CMOS高压驱动电路的原理图。图8具有五级输出缓冲级的低功耗CMOS高压驱动电路的原理图。图9是由倒相器构成的一种低压驱动电路原理图。具体技术方案一种作为输出驱动之用的低功耗CMOS型高压驱动电路，由电平转换级2和高压输出级4组成，电平转换级2的两输入端分别为第1时序信号LV1输入端和第2时序信号LV2输入端，高压输出级4的一个输入端为第4时序信号LV4输入端，在电平转换级2的输出端HV1和高压输出级4的另一个输入端之间设有输出缓冲级3，输出缓冲级3至少包括一个输出缓冲单元3i，该输出缓冲单元3i由一个高压PMOS管P3i和一个高压NMOS管N3i组成，高压PMOS管P3i的源与电源Vccp连接，高压PMOS管P3i的栅电极作为本级输出缓冲单元3i的输入端与上一级输出缓冲单元3i-1的输出端HV3i-1连接，高压NMOS管N3i的源接地，高本文档来自技高网...

【技术保护点】
一种作为输出驱动之用的低功耗ＣＭＯＳ型高压驱动电路，由电平转换级（２）和高压输出级（４）组成，电平转换级（２）的两输入端分别为第１时序信号（ＬＶ１）输入端和第２时序信号（ＬＶ２）输入端，高压输出级（４）的一个输入端为第４时序信号（ＬＶ４）输入端，其特征在于在电平转换级（２）的输出端（ＨＶ１）和高压输出级（４）的另一个输入端之间设有输出缓冲级（３），输出缓冲级（３）至少包括一个输出缓冲单元（３ｉ），该输出缓冲单元（３ｉ）由一个高压ＰＭＯＳ管（Ｐ３ｉ）和一个高压ＮＭＯＳ管（Ｎ３ｉ）组成，高压ＰＭＯＳ管（Ｐ３ｉ）的源与电源（Ｖｃｃｐ）连接，高压ＰＭＯＳ管（Ｐ３ｉ）的栅电极作为本级输出缓冲单元（３ｉ）的输入端与上一级输出缓冲单元（３ｉ－１）的输出端（ＨＶ３ｉ－１）连接，高压ＮＭＯＳ管（Ｎ３ｉ）的源接地，高压ＮＭＯＳ管（Ｎ３ｉ）的栅电极作为第３ｉ时序信号（ＬＶ３ｉ）接收端，高压ＰＭＯＳ管（Ｐ３ｉ）的漏与高压ＮＭＯＳ管（Ｎ３ｉ）的漏连接并作为本级输出缓冲单元（３ｉ）的输出端（ＨＶｉ）且与下一级输出缓冲单元（３ｉ＋１）的输入端连接，首级输出缓冲单元（３１）的输入端作为输出缓冲级（３）的输入端与电平转换级（２）的输出端（ＨＶ１）连接，末级输出缓冲单元（３ｎ）的输出端作为输出缓冲级（３）的输出端（ＨＶ３ｎ）与高压输出级（４）的另一个输入端连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：孙伟锋，李海松，陆生礼，时龙兴，易扬波，
申请(专利权)人：东南大学，
类型：实用新型
国别省市：84[中国|南京]