用于存储装置的高速缓存架构制造方法及图纸

本公开涉及一种用于改进包含由存储器控制器管理的多个非易失性存储器部分的存储装置中的读取及/或写入阶段的方法，其包括：提供至少一较快存储器部分，其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器；将所述较快存储器部分用作读取及/或写入高速缓存存储器以复制包含所述多个非易失性存储器部分的更频繁读取或写入逻辑块的存储器区的内容。还公开一种用于受管理存储装置的特定读取高速缓存架构来实施上述方法。述方法。述方法。

Cache architecture for storage devices

【技术实现步骤摘要】
【国外来华专利技术】用于存储装置的高速缓存架构


[0001]本公开大体上涉及半导体存储器及方法，且更特定来说，涉及与例如混合存储器系统的存储装置的读取及/或写入高速缓存架构相关的设备及方法。

技术介绍

[0002]存储器装置通常被提供为计算系统中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据(例如主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。
[0003]非易失性存储器可通过在不供电时留存所存储的数据来提供持久数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。
[0004]计算系统通常包含数个处理资源(例如一或多个处理器)，其可检索及执行指令且将所执行指令的结果存储到合适位置。处理资源可包括(例如)可用于执行用于操作计算系统的指令的数个功能单元，例如算术逻辑单元(ALU)电路系统、浮点单元(FPU)电路系统及组合逻辑锁。
[0005]计算系统中的数个组件可参与将指令提供到功能单元电路系统用于执行。指令可例如由处理资源执行，例如控制器及/或主机处理器。此外，因为不同类型的操作可通过功能单元电路系统执行于一或多个时钟循环中，所以指令及数据的中间结果也可被定序及/或缓冲。
附图说明
[0006]图1是根据本公开的数个实施例的呈包含框架、主机及存储器系统的计算系统的形式的设备的框图。
[0007]图2是根据本公开的数个实施例的呈包含包括主存储器的主机及存储器系统的计算系统的形式的设备的框图。
[0008]图3展示根据本公开的实施例的用于混合或受管理存储器系统的高速缓存架构的示意性实例；
[0009]图4是展示存储于本公开的存储器系统的易失性部分中的读取区计数器的表的示意图；
[0010]图5是展示本公开的存储器系统中的读取高速缓存逻辑块数据及流程的示意图；
[0011]图6是说明在本公开的存储器系统上有效的新近算法的介入的示意图；
[0012]图7展示对本公开的存储器系统执行的加载操作的实例的流程图；
[0013]图8展示由本公开的存储器系统周期性使用的新近算法的实例的流程图；
[0014]图9展示由本公开的存储器系统周期性使用的驱逐算法的实例的流程图；
[0015]图10展示图8的新近算法对本公开的存储器系统的计数器的影响的图形实例的图；
[0016]图11是展示本公开的存储器系统中的读取高速缓存逻辑块数据及流程的示意图；
[0017]图12是展示根据本公开的驱逐阶段期间的图11的读取高速缓存逻辑块数据及流程的示意图；
[0018]图13是说明在受管理存储装置上实施的本公开的读取方法的框图。
具体实施方式
[0019]本公开包含与混合存储器系统相关的设备及方法。实例设备包含耦合到主机的混合存储器系统及耦合到混合存储器系统的控制器。控制器可经配置以向命令指派敏感度且致使命令至少部分基于所指派敏感度来选择性转移到混合存储器系统。
[0020]TLC(三电平胞元)、QLC(四电平胞元)、SLC(单电平胞元)及MLC(多电平胞元)NAND如今用于生产大容量存储装置。不幸的是，这些快闪的特征在于比较旧SLC及MLC NAND更长的存取延时。本公开建议一种增强型存储解决方案，其包含新兴存储器(EM)，EM的特征在于很低读取延时及高处理量以实施非易失性读取高速缓存存储器部分以加速读取存取且提高存储装置的系统性能。
[0021]本公开涉及一种定义为“受管理”的类型的存储器装置(例如非易失性存储器装置)，在此意义上，外部主机装置或设备可看到称为通过逻辑块地址(LBA)选择的逻辑块的块或存储器部分。
[0022]相反，驻留存储器控制器及相关联固件经结构化以将存储器装置的物理空间组织于称为物理块的位置中，物理块通过物理块地址(PBA)选择。物理块地址(PBA)可不同于逻辑块地址(LBA)。
[0023]换句话说，存储器装置的逻辑与物理组织是不同的且其存在报告由外部实体(例如主机装置)使用的逻辑地址与由内部控制器及其固件使用的物理地址之间的对应性的L2P表(意味着逻辑到物理)。
[0024]例如个人计算机、膝上型计算机、平板计算机、平板手机、智能电话、物联网(IoT)启用装置等的计算系统可包含用于存储与计算系统相关联的数据及/或指令的一或多个存储器资源。如本文中使用，“IoT启用装置”包含物理装置、交通工具、家用电器及嵌入有电子设备、软件、传感器、致动器及/或使此类物体能够连接及交换数据的网络连接性的其它装置。IoT启用装置的实例包含可穿戴技术、智能家用装置、智能购物系统及监测装置以及其它信息物理系统。另外，计算系统可包含用于执行系统软件(例如操作系统)以向在计算系统上运行的应用程序提供共同服务的一或多个处理资源。操作系统的实例包含等。
[0025]在操作期间，计算系统可执行指令(例如固件、计算机代码、元代码、框架文件等)以向计算系统提供功能性。这些指令中的至少部分可比其它指令更频繁执行，及/或这些指令中的至少部分可在计算系统的特定操作时间执行。
[0026]举例来说，如果计算系统试图多次读取指令的同一部分，那么可能发生异常(例如故障)。在一些方法中，产生此类异常的指令可经由预读机制(或其它合适预提取机制)加载到与计算系统相关联的高速缓存中以减少计算系统在多次存取指令中使用的时间量。尽管
预提取已经历异常(或很可能将经历异常)的指令可减少计算系统在多次存取指令中使用的时间量，但用于此类方法中的高速缓存通常不如其它存储器资源那样快。
[0027]在一些实施例中，当部署于用户空间及/或内核服务或库中的程序(例如应用程序)试图存取存储于与计算系统或计算系统的处理器相关联的内部高速缓存中的指令时，可发生例如页故障的异常，且当试图存取指令发生时，指令不存在于计算系统的存储器(例如RAM)中。此类异常可通过存取指令存储于其上的存储装置及从存储装置加载与指令相关联的存储器页来补救。如果预读操作由计算系统进行，那么此类异常可通过从存储装置加载与指令相关联的连续存储器来补救。
[0028]作为另一实例，如果物理存储器资源被过度利用，例如，当多个过程在虚拟存储器中执行时，那么指令可在执行之前映射到物理存储器(例如物理存储器页)。然而，如果没有足够物理存储器用于供指令映射，那么物理存储器资源可能被过度利用，这可导致计算系统性能降低及/或计算系统的读取/写入时间增加。
[0029]在又一实例中，当计算系统在操作时，特定写入模式可为共同的。举例来说，特定指令可展现重复及/或可预测写入模式；然而，在一些方法中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于包含存储装置的混合存储器装置的高速缓存架构，所述存储装置包括：
‑
多个非易失性存储器部分；
‑
所述存储装置的控制器，其定向连接到所述非易失性存储器部分；
‑
至少一较快存储器部分，其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器；
‑
所述较快存储器部分是用于所述多个非易失性存储器部分的频繁存取的存储器区的高速缓存存储器部分。2.根据权利要求1所述的高速缓存架构，其中所述较快存储器部分是新兴存储器，此一3D交叉点存储器部分。3.根据权利要求1所述的高速缓存架构，其中所述较快存储器部分是SLC或MLCNAND存储器部分。4.根据权利要求1所述的高速缓存架构，其中所述控制器包含代管与所述存储器区中的每一者相关联的计数器的易失性存储器部分；所述计数器在对包含于存储器区中的至少一逻辑块地址进行任何存取时更新。5.根据权利要求1所述的高速缓存架构，其中所述存储装置的所述控制器经配置以复制包含从所述非易失性存储器部分更频繁读取的逻辑块地址的存储器区的内容及将此类存储器区存储于用作高速缓存存储器部分的所述较快存储器部分中；更频繁读取的所述逻辑块地址基于保存对所述存储器区执行的存取的数目的信息的计数器来选择。6.根据权利要求5所述的高速缓存架构，其中所述存储装置的所述控制器经配置以在与所述读取存储器区相关联的所述计数器低于某一阈值时从所述较快存储器部分驱逐包含所述更频繁读取的逻辑块地址的所述存储器区。7.根据权利要求5所述的高速缓存架构，其中所述控制器包含嵌入式易失性存储器部分用于记录参与任何存取操作的所述多个非易失性存储器部分的所述LBA存储器区的所述计数器。8.根据权利要求5所述的高速缓存架构，其中仅对所述更频繁读取的逻辑块地址的小分块进行的所述存取被视作更新所述LBA存储器区的所述对应计数器。9.根据权利要求5所述的高速缓存架构，其中所述存储器区在遵守以下两个条件时存储于所述较快存储器部分中：
‑
所述存储器区用具有等于或低于经定义阈值的传送长度的命令读取；
‑
其属于可高速缓存的LBA区。10.根据权利要求1所述的高速缓存架构，其中所述控制器经配置以通过将指向所述对应高速缓存的存储器区的指针插入于可驱逐读取区表中来从所述高速缓存存储器部分驱逐不再频繁存取的所述存储器区的所述内容。11.一种设备，其包括：
‑
主机装置；
‑
存储装置，其具有控制器；
‑
通信通道，其在所述主机装置与所述存储装置的所述控制器之间，其中所述存储装置包括：
‑
多个非易失性存储器部分；
‑
所述存储装置的控制器，其定向连接到所述非易失性存储器部分；
‑
至少一较快存储器部分，其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器；
‑
所述较快存储器部分是用于所述多个非易失性存储器部分的高速缓存存储器部分。12.根据权利要求11所述的设备，其中所述较快存储器部分是新兴存储器，此一3D交叉点存储器部分。13.根据权利要求11所述的设备，其中所述存储装置的所述控制器经配置以复制包含从所述非易失性存储器部分更频繁读取或写入的逻辑块地址的存储器区的内容及将此类存储器区存储于用作高速缓存存储器部分的所述较快存储器部分中；更频繁读取的所述逻辑块地址基于保存对所述存储器区执行的存取的数目的信息的计数器来选择。14.根据权利要求13所述的设备，其中所述存储装置的所述控制器经配置以在与所述LBA存储器区相关联的所述计数器低于某一阈值时从所述较快存储器部分驱逐包含所述更频繁读取或写入的逻辑块地址的所述存储器区。15.根据...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：