高分辨率数字脉宽调变器及产生高分辨率脉宽调变信号的方法技术

一高分辨率数字脉宽调变器，其具有一数字脉宽调变器单元，以使用于接收一时钟信号以及用于接收一数字控制信号的第一位，进以产生脉宽为该时钟周期的一整数倍数的一脉宽已调变过的第一脉宽调变中间信号，也具有一可程序化信号延迟路径，以使用于以该数字控制信号的第二位作为基础、而藉由一可程序化延迟时间来延迟该第一中间信号，并用于输出至少一脉宽调变中间信号，而该信号延迟时间乃与该时钟信号进行同步化，以及具有一逻辑电路，以用于逻辑地结合该等中间信号并将其输出以形成一脉宽调变信号。

【技术实现步骤摘要】

本专利技术系相关于一种高分辨率数字脉宽调变器，以及亦相关于一种产生一已高分辨率脉宽调变信号的方法。
技术介绍
脉宽调变器系被用于驱动DC电源，以及在一特殊的切换周期内提供一开启时间以及一关闭时间，而脉宽调变乃是藉由改变该开启时间对上该关闭时间的比率而加以实现，当驱动DC电源时，一延长的开启时间系会为输出电压提供一较大的算术平均数值，并且，因此而提供一较大的输出电流，此外，脉宽调变的信号系亦可以被用于信息传输、或是在汽车技术中构成引擎控制器。在一相似的设计中，一脉宽调变的信号则是可以藉由比较一处于一固定频率之三角波电压与一变量DC控制电压而加以产生，若是该控制电压系大于该三角波电压之瞬时数值时，则，举例而言，一高信号系会出现在会比较该控制电压与该三角波之该瞬时数值的一比较器的输出端，再者，若是该三角波电压的该瞬时数值上升超过该控制电压时，则该比较器系会提供一低信号，因此，该开启的持续期间系会取决于处在该三角波电压所决定之一固定频率的该DC控制电压。专利文件US 6,064,259，举例而言，系叙述一用于一脉宽调变器的电路配置，在其中，一三角波电压产生器以及一比较器系会被用以产生一脉宽调变的信号，而该信号则会被供给至会延迟该信号之上升、或下降时钟边缘的一可程序化延迟路径。在文件US 2002/0118055 A1中，其系叙述一自数字信号产生脉宽调变之信号的系统，其中，该等数字信号系使用上升、或下降信号边缘来定义脉冲的起始以及结束，并且系被按照路径地发送至一边缘脉冲转换器。第1图系显示数字设计的一脉宽调变器单元，该数字脉宽调变器单元D系具有一计数器Z，以用于接收一时钟信号clk，而该计数器的输出端则会被耦接至一第一比较器K1以及耦接至一第二比较器K2，以及该等比较器K1，K2系会控制一RS正反器(flip-flop)FF的Set以及Reset输入端，且该RS正反器FF系会于输出端处提供一脉宽调变的信号Z1，再者，该第一比较器系会对该计数器信号以及用于该计数器的一起始数值，举例而言，零，进行比较，并且，系会将一Set信号提供至该正反器FF，而该第二比较器K2则是会对该计数器信号以及(具有与该计数器相同之位长度P的)一数字控制信号CT进行比较，并且，系会在应于该控制信号CT的该计数器数值超过时，将一Reset信号提供至该正反器FF，因此，基于习知技术的该数字脉宽调变器D系会在输出端提供脉宽系为该时钟信号clk之该时钟周期的一倍数的一脉宽调变的信号Z1，而在此例子中，该倍数乃是藉由具有一P位长度的控制信号所加以指定。在基于习知技术而数字控制脉宽调变器的例子中，该脉宽调变之信号的该脉宽系仅有可能与该时钟频率一致，且一获得增加的分辨率，举例而言，系仅可以在一已内部倍增的时钟频率时才能达成，然而，一增加的时钟却并非总是能获得，并且，其系必须要在该时钟频率时操作，以作为基本单元，再者，若是具有一过度低之分辨率，亦即，在可控制脉宽之间之太过量化，的数字脉宽调变器系被用于控制回路中时，则此系可能会导致在控制回路中的次谐波(subharmonic)振荡并且可能会增加不稳定性，若是仅具有一低分辨率之数字脉宽调变器系被使用作为数字/模拟转换器时，则此系会造成严重的信号噪声。一用于一数字脉宽调变器的电路配置系叙述于B.Patellta，A.Prodic，A.Zirger and D.Maksimovic，“High-frequency digitalcontroller IC for DC-DC converters”，IEEE Transactions onPower Electronics，January 2003之中，在此例子中，包括作用为延迟级(delay stage)之可重设正反器的一环状振荡器系会产生一系统时钟信号，而该等已延迟、或已相移至变化程度(varying degrees)的时钟信号系会藉由一多任务器而在该等正反器、或该等延迟级之间进行分接(tapped off)，并且，系会按照路径地被发送至一逻辑电路，其中，该逻辑电路系会使用一RS正反器，以自(已经产生之)该系统时钟以及自该等已相移之时钟信号产生脉宽调变的信号。再者，在一时钟周期系藉由被使用于该环状振荡器中之该正反器的特性而加以预先决定的例子中，此型态的一电路配置系会使得具有可以依照该等正反器之该等延迟时间而于部分该系统时钟周期中进行改变之脉宽的脉宽调变操作成为可能。然而，该等正反器、或延迟级的该固定设计，以及在该等脉宽调变器本身中之该时钟信号的产生，系会使得当具有恰好一个系统时钟时，与一个外部时钟信号的同步成为可能，此外，每个延迟级的该延迟时间，以及因此该系统时钟，系会取决于在该操作温度中，在该供给电压中的波动、或是取决于在生产期间的晶体管参数，而此系会导致在相邻电信电路部分中，举例而言，在被用于复数个频带(双频、或三频电路)中的移动电路中，的混合频率产品，另外，在解调变之后，该等混合频率产品系会于有用的信号中(举例而言，在一声音信号中)产生干扰声音的噪声，再者，在数字控制回路中，一低的系统时钟率系会产生该控制回路之传递功能的一较大相位旋转(phaserotation)，以及因此，该控制回路的一较小相位边缘，而此系会减少衰减，并且，可能因此在该控制回路中造成不想要的自然振荡，然而，在基于习知技术的电路配置中，高时钟频率却仅能较不利地藉由硬件改变或新的发展来达成，因此，系需要一用于脉宽调变的装置，且该装置系会以一稳定的方式而操作于高以及变量(外部)时钟频率。文件US 5,428,321、或US 5,638,017系亦叙述在一指定至频率处延迟外部时钟信号、并将其按照路线地发送至正反器装置的系统，在此例子中，该延迟时间系必须要分别地藉由使用该所施加之时钟频率的电路系统而加以决定。因此，本专利技术的一目的系在于，提供一高分辨率数字脉宽调变器，以及一种用于产生一已高分辨率脉宽调变之信号的方法，其中，该调变器系可以被用于各式的外接时钟频率，以及系对该操作温度、供给电压、或生产参数中之波动为坚实的。根据本专利技术，此目的系藉由一种具有权利要求1之特征的高分辨率数字脉宽调变器，以及藉由一种具有权利要求21之特征的产生一已高分辨率脉宽调变之信号的方法而加以达成。
技术实现思路
一高分辨率数字脉宽调变器系加以提供，而该调变器系具有一数字脉宽调变器单元，以用于接收具有一时钟周期T的一时钟信号，以及用于接收一位长度P＝M+N之数字控制信号的前M个位，以产生脉宽为该时钟周期T之一整数倍数的一第一脉宽调变的中间信号，再者，该数字脉宽调变器系亦具有一可程序化信号延迟路径，以用于以该数字控制信号的其次N个位作为基础、并藉由一可程序化信号延迟时间Δt而延迟该第一中间信号，以及用于输出至少一第二脉宽调变的中间信号，而该时钟信号的该信号延迟时间Δt以及该时钟周期T系具有一固定的比率，此外，系提供有一逻辑电路，以用于逻辑地结合以及输出该等中间信号，以形成一脉宽调变的输出信号。本专利技术用于产生一高分辨率脉宽调变之信号的方法系包括下列步骤(a)接收具有一时钟周期T的一时钟信号；(b)产生一第一脉宽调变的中间信号，而其脉宽系为该时钟周期T的一倍数；(c)决定一信号延迟时间Δt，以使得该延迟时间的一倍数相本文档来自技高网...

【技术保护点】
一种高分辨率数字脉宽调变器（１），具有：（ａ）一数字脉宽调变器单元（Ｄ），其用于接收具有一时钟周期Ｔ的一时钟信号（ｃｌｋ），以及用于接收一位长度Ｐ＝Ｍ＋Ｎ的数字控制信号（３）的前Ｍ个位，以产生脉宽为该时钟周期Ｔ的一整数倍数的一第一脉 宽调变中间信号（Ｚ１）；（ｂ）一可程序化信号延迟路径（５），其用于以该数字控制信号（３）的其次Ｎ个位作为基础而藉由一可程序化信号延迟时间Δｔ来延迟该第一脉宽调变中间信号（Ｚ１），以及用于输出至少一第二脉宽调变中间信号（Ｚ２），而该时 钟信号（ｃｌｋ）的信号延迟时间Δｔ以及时钟周期Ｔ具有一固定的比率；以及（ｃ）一逻辑电路（８），其用于逻辑地结合该等脉宽调变中间信号（Ｚ１；Ｚ２）以形成一脉宽调变输出信号（Ａ）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A斯泰斯查登，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]