基于振荡环电路的全程可调数字脉宽调制器制造技术

基于振荡环电路的全程可调数字脉宽调制器，包括振荡环-计数比较电路和输出逻辑电路。振荡环电路由k级D触发器首尾相连构成，它与多路选通器，计数比较电路一起，根据外部输入的数字占空比控制信号，产生输出逻辑电路中输出D触发器所需的复位信号，从而将输出D触发器的输出信号复位到低电平，而输出D触发器的时钟端则控制将输入端高电平传递到输出端，复位信号和时钟信号共同作用最终在输出端产生一个占空比信号。本实用新型专利技术在保持常规振荡环结构数字脉宽调制器的优点的同时，增大了输出占空比的可调范围，非常适合用于集成在小型手持设备的电源管理系统中的高频DC-DC开关电源(SMPS)中。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种数字脉宽调制器的集成电子电路设计，特别适用于集成在小型手持设备的电源管理系统中的高频DC-DC开关电源中，属电子

技术介绍
由于数字控制方法灵活，对外部影响的敏感度低，并且可用少量外部无源元件而实现，而将数字控制应用于开关电源中，也可简化多样性负载电源的设计配置，并且自动数字设计工具允许对现有设计进行快速修改而适应新的需求，使得便携式消费电子产品等中的电源系统性能的显著提高。在低功率数字控制开关电源的应用中，数字脉宽调制器(DPWM，Digital Power Width Modulation)的开关频率一般为超过IMHz的高频，并且为了精确的输出电压调节以及消除不期望的输出电压振荡，要求具有高分辨率(8-11位)。因为功耗通常与开关频率和分辨率的乘积成比例，因此为了降低功率损耗，高分辨率高频率DPWM的设计在芯片面积和功率消耗之间做出了各种设计妥协。现有的DPWM方案中，计数-比较结构的DPWM需要至少高于开关电源的开关频率几百倍的频率下的时钟信号才能得到高的分辨率，因此这种结构动态功耗巨大。而延迟结构的设计基本上具有低功率消耗的优点，但是高分辨率时占用很大的大芯片面积。而混合结构DPWM成功的结合前面两个方案的优点，在数字脉宽调制器的尺寸和功耗之间做出了折中从而得到较高的分辨率，因而被广泛采用。振荡环结构的DPWM属于混合型DPWM的范畴，它有自己的时钟信号产生电路，不需要外部时钟输入，而且相对于其他DPWM方案，其占用面积也较小。并且数字电路中其他模块所需的工作时钟也可以由振荡环输出时钟经过分频得到，这样就又减少了硬件配置。但是振荡环结构的DPWM在输出逻辑电路中采用RS锁存器，其置位(S)端信号是由计数器、比较器等几路信号逻辑得到，信号时序的要求必然会在数据转换期间导致二次置位错误，进而使输出脉宽信号在小占空比值时发生错误。因此这种结构中输出脉宽信号受到计数器位数 的限制，不能正确产生低于(1/2") X 100%大小的占空比信号，降低了 DPWM的有效分辨率，从而影响电源输出电压的调整速度和精度。因此，在采用振荡环结构的DPWM时，需要对其进行优化，在保证该结构优点的同时，解决输出脉宽信号的占空比不能全范围调节的问题。
技术实现思路
本技术提供了一种基于振荡环电路的全程可调数字脉宽调制器，在保持现有振荡环结构的混合DPWM方案中芯片面积、功率损耗等优点的基础上，对输出逻辑电路做了改进，消除了由于原输出逻辑电路采用RS触发器带来输出脉宽信号在小占空比值时输出错误的问题，得到一个全范围可调的占空比信号，保证了调节精度。本技术技术方案为一种基于振荡环电路的全程可调数字脉宽调制器，包括振荡环-计数比较电路和输出逻辑电路，其特征是，所述的振荡环-计数比较电路包括环形振荡器、多路选通器、计数器、比较器和延时单元，所述环形振荡器由A个相同的D触发器首尾相连构成，前一级D 触发器的输出端与后一级D触发器的时钟端相连，最后一级D触发器的输出端连接到第一级D触发器的时钟端，所有D触发器的输入端都接高电平，每一级的D触发器异步复位端信号由外部使能信号和本级D触发器的输出信号经过一个或门形成，为使振荡环能够自启动，令外部使能信号经过一个延时单元输入到第一个D触发器的异步置位端，所述环形振荡器的A个D触发器输出端连接多路选通器A路选通输入信号，多路选通器的输出选控端用于输入数字占空比低log》位控制信号，每一组不同的输入占空比低log》位控制信号都选择输出相对应的唯一一路选通输入信号，环形振荡器中最后一级D触发器的输出端还连接计数器的时钟输入端，计数器的输出端与比较器的A输入端相连，比较器的B输入端用于接收输入占空比高log⑷位控制命令，当比较器A输入端与B输入端数值相等时，输出一个高电平，否则输出低电平，所述的输出逻辑电路包括D触发器，在D触发器的异步复位端上连接有两输入与门且D触发器的异步复位端与两输入与门输出端连接，在D触发器的时钟端上连接有分频器且D触发器的时钟端与分频器的输出端连接，分频器的输入端连接环形振荡器中第一级D触发器的时钟输入端，D触发器的输入端连接高电平，D触发器的输出端就是输出逻辑电路的输出信号，所述的比较器输出端与数据选择器的输出端分别与两输入与门的两个输入端连接。假设输入/ bits占空比控制命令信号 ，其中低 bits // 作为多路数据选择器的控制端信号，高a=/7- )bits dnVn-\-.m\作为计数-比较电路中比较器的比较端信号。振荡环是由A个D触发器首尾连接组成的，其中A与输入数据选择器的占空比控制命令位数 的关系为汝=2"，共有A路同频不同相的振荡信号送入多路选择器的输入端， 并且最后一路振荡信号作为计数器的计数时钟/；_&，这也是振荡环的振荡频率。振荡环每振荡一次，计数器计数值变化一位，计数器完成一次完整的计数振荡环完成了次振荡，包含2fe‘ Xk路振荡信号。则计数器从零开始计数，当计数值为a时，包含振荡环a次完整的振荡，以及第fe+Ι)次部分振荡信号。若计数器后接比较器的另一比较端的输入信号dn =力时，此时比较器输出高电平，并且多路选择器将第fe+Ι)个振荡周期内的第力路振荡信号选出。比较器输出的高电平和delayjn 的振荡信号进行逻辑与后作为输出端的D触发器复位信号令D触发器复位。而D触发器的时钟端是振荡环最后一路信号经分频得到的一个时钟信号，控制D触发器数据传输。因此当D触发器异步复位端信号起作用时，D触发器输出端将被复位为低电平，当下一个时钟上升沿到来时再将输出置高。这样就使得只有在开关周期一开始才会使输出脉宽信号置位，消除了可能发生的二次置位的问题。所产生的占空比信号的大小为 (a X 32+^)/2 fe^0可以看出，在本设计中，输出占空比的大小是由a、力的值决定的，也就是说完全是由输入的占空比数字命令dn 决定的，与其他因素无关，而改变dn 的值即可得到任意大小的占空比信号。本技术的数字脉宽调制器全部使用标准门电路搭建而成，设计的灵活性比较大，通过对输出逻辑电路的设计能够得到一个全范围调节的占空比信号，在保留振荡环结构混合DPWM的优点的基础上，保证了 DPWM的有效分辨率，从而优化了电源输出电压的调整速度和精度。本技术的优点及有益成果1)、DPWM电路不需要外部时钟接入；2)、消除了一般振荡环结构混合DPWM输出脉宽调制信号占空比大小受限的问题， 保证了 DPWM的有效精度；3)、电路结构简单，由标准门电路组成，易于实现且制备工艺简单。附图说明图1是改进前的常规振荡环结构数字脉宽调制电路结构框图。图2是改进前的振荡环结构数字脉宽调制电路关键信号时序图。图3是改进前的振荡环结构数字脉宽调制电路关键信号电路仿真波形图。图4是本技术的振荡环结构数字脉宽调制电路结构框图。图5是本技术的振荡环结构数字脉宽调制电路关键信号时序图。图6是本技术的数字脉宽调制器关键信号电路仿真波形图。图7是本技术的数字脉宽调制器中振荡环输出波形。具体实施方式一种基于振荡环电路的全程可调数字脉宽调制器，包括振荡环-计数比较电路1 和输出逻辑电路2，其特征是，所述的振荡环-计数比较电路1包括环形振本文档来自技高网...

【技术保护点】
１．一种基于振荡环电路的全程可调数字脉宽调制器，包括振荡环－计数比较电路（１）和输出逻辑电路（２），其特征是，所述的振荡环－计数比较电路（１）包括环形振荡器（１１）、多路选通器（１２）、计数器（１３）、比较器（１４）和延时单元（１５），所述环形振荡器（１１）由ｋ个相同的Ｄ触发器首尾相连构成，前一级Ｄ触发器的输出端与后一级Ｄ触发器的时钟端相连，最后一级Ｄ触发器的输出端连接到第一级Ｄ触发器的时钟端，所有Ｄ触发器的输入端都接高电平，每一级的Ｄ触发器异步复位端信号由外部使能信号和本级Ｄ触发器的输出信号经过一个或门形成，为使振荡环能够自启动，令外部使能信号经过一个延时单元（１５）输入到第一个Ｄ触发器的异步置位端，所述环形振荡器（１１）的ｋ个Ｄ触发器输出端连接多路选通器（１２）　ｋ路选通输入信号，多路选通器（１２）的输出选控端用于输入数字占空比低ｌｏｇ２ｋ位控制信号，每一组不同的输入占空比低ｌｏｇ２ｋ位控制信号都选择输出相对应的唯一一路选通输入信号，环形振荡器（１１）中最后一级Ｄ触发器的输出端还连接计数器（１３）的时钟输入端，计数器（１３）的输出端与比较器（１４）的Ａ输入端相连，比较器（１４）的Ｂ输入端用于接收输入占空比高（ｎ－　ｌｏｇ２ｋ）位控制命令，当比较器（１４）Ａ输入端与Ｂ输入端数值相等时，输出一个高电平，否则输出低电平，所述的输出逻辑电路（２）包括Ｄ触发器（２２），在Ｄ触发器（２２）的异步复位端上连接有两输入与门（２１）且Ｄ触发器（２２）的异步复位端与两输入与门（２１）　输出端连接，在Ｄ触发器（２２）的时钟端上连接有分频器（２３）且Ｄ触发器（２２）的时钟端与分频器（２３）的输出端连接，分频器（２３）的输入端连接环形振荡器（１１）中第一级Ｄ触发器的时钟输入端，Ｄ触发器（２２）的输入端连接高电平，Ｄ触发器（２２）的输出端就是输出逻辑电路（２）的输出信号，所述的比较器（１４）输出端与数据选择器（１２）的输出端分别与两输入与门（２１）的两个输入端连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：孙伟锋，王青，常昌远，徐申，陆生礼，赵安东，时龙兴，
申请(专利权)人：东南大学，
类型：实用新型
国别省市：32