高分辨率数字控制调谐电路元件制造技术

一种高分辨率数字控制调谐电路元件，其为应用于一调谐电路的调谐电路元件，包含：多个次元件。所述次元件依据数字输入控制信号的逻辑值产生数值。该调谐电路元件可以变容器、电流源、以及其他施用于电路的元件来加以实现，并且，该调谐电路元件具有高分辨率，且不受限于工艺技术中的最小特性尺寸。

【技术实现步骤摘要】

本专利技术涉及一种调谐电路，特别是涉及一种位于集成电路上的数字调 谐电路。
技术介绍
数字调谐电路被广泛使用于数据与语音通讯的应用上。基于许多考虑，如便携性、可靠性、成本等，数字调谐电路是单片(monolithic)集成电路 中较被喜欢采用的元件之一。数字调谐电路包含有许多调谐元件，如电 容、电感及一些可用于调整频率的电路元件。 一单片集成电路上能具备有 多少数量的特殊电路元件，是依据工艺技术所能达到的最小线宽(minimum feature size )来决定的，如CMOS及BIPOLAR等。然而，目前工艺技术 所能达到的最小线宽，通常被蚀刻(etching)及微影(lithographic)等工艺 的精确度所局限。当 一电路元件被用来作为 一通讯系统中的数字控制调谐 电路元件时，则系统的调谐分辨率将受限于调谐电路元件的最小值 (minimum value )。换言之，现有的数字控制调谐电路元件的最小线宽将决 定了该系统的调谐分辨率。此外，刊载于「 IEEE Journal of Solid State Circuits, pp. 2203-2211， Nov. 2005 J，其标题为"A Digital CMOS Process for Mobile Phones Bipolar",其内 容有针对上述现象进行讨论，故列出以供参考。
技术实现思路
本专利技术目的之一，在于解决上述现有技术所遭遇的问题。 本专利技术的 一 实施例揭示了应用于 一调谐电路的 一种调谐元件。该调谐 元件包含一第一电路元件及一第二电路元件。该第一电路元件接收一第一 数字控制输入信号，该第一电路元件于该第一数字控制输入信号为一第一 逻辑值时产生一第一值，该第一电路元件于该第一数字控制输入信号为一 第二逻辑值时产生一第二值，该第一与第二值为二进制且彼此互补；该第二电路元件接收一 第二数字控制输入信号，该第二电路元件于该第二数字 控制输入信号为该第一逻辑值时产生一第三值，该第二电路元件于该第二 数字控制输入信号为该第二逻辑值时产生一第四值，该第一与第二数字控 制输入信号为二进制且彼此互补，其中，该第一值与该第四值的和相异于 该第二值与该第三值的和。本专利技术的 一 实施例揭示了 一种调谐方法，适用于 一单片集成电路上的 一调谐元件，包含有下列步骤接收一第一数字控制输入信号及依第二数 字控制输入信号，该第一与第二数字控制输入信号为二进数编码，且彼此为互补；当该第一数字控制输入信号为一第一逻辑值时，产生一第一值与一第四值，该第 一值是由接收该第 一数字控制输入信号的 一第 一型态的电 路元件所产生，该第四值是由接收该第二数字控制输入信号的一第二型态的电路元件所产生，且该第一值与该第四值被合并作为一第一输出；当该 第二数字控制输入信号为该第一逻辑值时，产生一第二值与一第三值，该 第二值是由接收该第一数字控制输入信号的该第一型态的电路元件所产 生，该第三值是由接收该第二数字控制输入信号的该第二型态的电路元件 所产生，其中该第一值与该第四值的和与该第二值与该第三值的和相异， 且该第二值与该第三值被合并作为 一第二输出；当该第 一数字控制输入信 号为该第 一逻辑值时，提供该第 一输出至位于 一单片集成电路上的 一调谐 电路；以及，当该第一数字控制输入信号为一第二逻辑值时，提供该第二 输出至位于该单片集成电路上的该调谐电路，该第一与第二逻辑值为二进 位编码JU皮此互补。附图说明图1为本专利技术的单片集成电路的一实施例的功能方块的的示意图。 图2为本专利技术的调谐电路元件的 一 实施例的功能方块的示意图。 图3为图2的调谐电路元件为并联耦接的一实施例的示意图。 图4为图2的调谐电路元件为串联耦接的一实施例的示意图。 图5为本专利技术的调谐电路元件产生控制信号的第一实施例的示意图。 图6为本专利技术的调谐电路元件产生控制信号的第二实施例的示意图。 图7为本专利技术的调谐电路元件产生控制信号的第三实施例的示意图。 图8为本专利技术的调谐电路元件的另 一实施例的功能方块的示意图。62009 图9为图8的调谐电路中的变容器的结构示意图。图10为本专利技术的调谐电路元件的另 一 实施例的结构示意图。附图符号说明100 110120、 120A、 120B121、 122、 141、 142、 143、 144、 571、 572、 601、 602501502 551573、 574 603611、 612F 、 厂Si、 S2、 S3、 …、Sn L)、 L2、 L3、 …、Ln—c,、5、5、52、…、 &、 c2,"—,MO、 Ml、 M2、 M3、 M4集成电路 调谐电路 调谐电^各元件 节点三角积分调制器二进制码至温度计码解码器不匹配成形电^各变容器电流源电流源阵列控制电压S型态电^各元件L型态电^各元件控制信号晶体管具体实施例方式说明书中所例示本专利技术的多个实施例，皆为本专利技术的较佳实施例，其 目的用于说明本专利技术可以许多方式来加以实施以及非用来限定本专利技术实施 的范围。换言之，本领域的技术人员可藉由这些实施例的描述而得知本发 明的细节，故在此不再赘述。本专利技术的实施例显示出能在一集成电路上实现具高解析调谐电路元件 度的优点。请参阅「图1」，「图1」为本专利技术的集成电^各100的一实施例的 功能方块的示意图。集成电路100包含有一调谐电路110,而调谐电路110包含有用以进行频率调谐的电路元件，如数字控制振荡器。调谐电路元 件120包含有被调谐电路110用来进行频率调谐的电路元件，如变容器 及电流源等。调谐电路110与调谐电路元件120皆是实现于集成电路100的同 一基底 (substrate)上。举例来说，调谐电路110与调谐电路元件120可实现于同 一颗晶粒(die)上，由于此为本领域的的技术人员所悉知，故不再赘述。 此外，本专利技术的实施例所揭示的调谐电路元件，皆可容易地实现于一单片 集成电路上。请参阅「图2」，「图2」为本专利技术的调谐电路元件120的一实施例的功 能方块的示意图。如图中所示，调谐电路元件120包含有一 S型态电路元 件(标示为S)及一L型态电路元件(标示为L)。 S型态电路it^牛接收一 数字控制信号E,， L型态电路元件接收一数字控制信号C,。信号^,及G,为 二进制且彼此互补(complement),亦即，当^,为1时，C,为0,而当G为 1时，则5,为0。于一实施例中，当^,为1时，则S型态电路元件具有一数值S一当5一为0时，则S型态电路元件具有一数值S。ff。当C,为1时，则L型态电路元件具有一数值L一当C,为0时，则L型态电路元件具有一数值L。ff。此外，将S型态电路元件及L型态电路元件的数值结合起来，即为调谐电路元件 12。所具有的数值。因此，一于「，2」中所例示的调，皆电路元件、120所具有由于信号5,及C,为二进制且彼此互补，则调谐电'路元件120可经由节 点121、 122而输出两种输出信号，亦即， 一第一输出信号及一第二输出信 号。当^,为一第一逻辑值(如5,为l)时，则该第一输出信号包含有数值S。ff及数值L。n;当5,为一第二逻辑值(如5为0)时，则该第二输出信号包含有数值S加及数值L。ff。该第一与第二逻辑值为二进制编码，且本文档来自技高网...

【技术保护点】
一种调谐元件，应用于一调谐电路，包含有：　一第一电路元件，接收一第一数字控制信号，该第一电路元件于该第一数字控制信号为一第一逻辑值时产生一第一值，该第一电路元件于该第一数字控制信号为一第二逻辑值时产生一第二值，该第一与该第二值彼此互补 ；以及　一第二电路元件，接收一第二数字控制信号，该第二电路元件于该第二数字控制信号为该第一逻辑值时产生一第三值，该第二电路元件于该第二数字控制信号为该第二逻辑值时产生一第四值，该第一与该第二数字控制信号彼此互补；　其中，该第一值 与该第四值的和相异于该第二值与该第三值的和。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谢鸿元，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]