限幅电路及其半导体集成电路制造技术

在硅衬底上形成高度为Ｈ↓［Ｂ］、宽度为Ｗ↓［Ｂ］的矩形平行六面体突出部分（２１），并且在该突出部分（２１）的上壁表面及侧壁表面部分上形成栅极氧化膜。在栅电极（２６）的两个对边上形成源极和漏极，从而形成ＭＯＳ晶体管。包括ＭＯＳ晶体管（６１，６２）的差动放大器电路用于配置限幅电路。以这种方式，限幅电路可表现出更大的增益。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体集成电路衬底上形成的限幅电路，以及半导体集成电路。
技术介绍
常规地，在MOS晶体管的生产过程中，在高温800℃下硅表面上形成热氧化膜，并且使用作为栅极绝缘膜的热氧化膜产生MOS晶体管。要求在低温环境中形成氧化膜，以提高半导体的生产效率。为了实现该要求，例如，专利文件1公开了在低温等离子体气氛中形成绝缘膜的技术。FM接收机使用限幅电路，用于得到FM调制信号的恒定幅度。专利文件2描述了在硅衬底上形成三维结构栅极。专利文件1日本公开专利申请号2002-261091专利文件2日本公开专利申请号2002-110963(附图说明图1)已经存在对于降低限幅电路中放大电路产生的DC偏置的需求。当使用多个串联的放大电路配置限幅电路时，存在前面级上放大的DC偏置使随后级上的放大电路饱和的问题。因此，在常规技术中，电容器被插入放大电路之间，以减少AC分量。而且限制了限幅器的增益。专利技术公开本专利技术旨在得到大增益限幅电路，并且降低限幅电路中信号的失真。在半导体集成电路的衬底上形成根据本专利技术的限幅电路，包括MIS场效应晶体管，其中由硅衬底形成突出部分，该硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以等离子体气氛中等于或者低于大约550℃的温度在突出部分的上表面和侧表面的至少一部分上形成栅极绝缘膜，在栅极绝缘膜上形成栅极，并且在包围突出部分的栅极绝缘膜的两侧上形成漏极和源极。惰性气体是由例如氩、氪、氙等形成。根据本专利技术，可提高平滑度，并且可减少MIS场效应晶体管的特征(例如阈值电压等)变化。结果，由于可降低限幅电路中产生的DC偏置和1/f噪声，因此限幅电路可被设计为具有大增益。不需要在限幅电路中提供减少AC分量的电容器。此外，可通过在三维结构中形成栅极、并在低温等离子体气氛中形成栅极绝缘膜的方式抑制沟道长度调制效应的影响，并减少限幅电路中信号的失真。另外，通过在三维结构中的不同晶体表面上形成栅极绝缘膜，可改进MIS场效应晶体管的电流驱动能力，并且硅衬底的主表面上MIS场效应晶体管的设备面积可以更小。在上述专利技术中，在突出部分上表面的第一晶体表面、以及侧表面的第二晶体表面上形成沟道，并且MIS场效应晶体管的沟道宽度至少是上表面的沟道长度和侧表面的沟道长度的和。使用上述配置，在两个晶体表面上形成沟道，从而改进了MIS场效应晶体管的特性及电流驱动能力。在本专利技术的突出部分中，上表面是由硅表面(100)形成，并且侧表面是由硅表面(110)形成，并且在包围栅极的突出部分的左边和右边区域、以及硅衬底的突出部分中形成源极和栅极。使用上述配置，可在硅衬底的表面(100)和(110)上形成沟道，从而改进MIS场效应晶体管的电流驱动能力。在上述专利技术中，限幅电路包括p沟道MIS场效应晶体管和n沟道MIS场效应晶体管，并且设定p沟道MIS场效应晶体管的突出部分的上表面和侧表面的栅极宽度，以使p沟道MIS场效应晶体管的电流驱动能力可基本等于n沟道MIS场效应晶体管的电流驱动能力。使用上述配置，p沟道MIS场效应晶体管的寄生电容可以基本等于n沟道MIS场效应晶体管的寄生电容。由此，可改进放大电路的特征，并且可降低开关期间的噪声。在上述专利技术中，限幅电路包括第一和第二MIS场效应晶体管，其组成差动放大电路，并在栅极接收FM调制信号；以及第三MIS场效应晶体管，其形成通常连接到第一和第二MIS场效应晶体管的源极或漏极的恒流电路。使用上述配置，可降低由第一和第二MIS场效应晶体管形成的差动放大电路、以及由第三MIS场效应晶体管形成的恒流电路的DC偏置和1/f噪声，并且也可降低电路的沟道长度调制效应的影响。本专利技术的半导体集成电路在相同的硅衬底上包括包括p沟道MIS场效应晶体管和n沟道MIS场效应晶体管的电路，其中由硅衬底形成突出部分，该硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以等离子体气氛中等于或者低于大约550℃的温度在突出部分的上表面和侧表面的至少一部分上形成栅极绝缘膜，在栅极绝缘膜上形成栅极，并且在包围突出部分的栅极绝缘膜的两侧上形成漏极和源极；以及包括p沟道MIS场效应管或n沟道MIS场效应管的限幅电路。根据本专利技术，由于可降低限幅电路中产生的DC偏置和1/f噪声，因此限幅电路可被设计为具有大增益。不需要在限幅电路中提供减少AC分量的电容器。此外，可通过在三维结构中形成栅极、并在低温等离子体气氛中形成栅极绝缘膜的方式抑制沟道长度调制效应的影响，并减少其它电路和限幅电路中信号的失真。由于可准备其它电路的p沟道MIS场效应晶体管和n沟道MIS场效应晶体管的特性，因此可降低其它电路的DC偏置和1/f噪声。另外，通过在三维结构中的不同晶体表面上形成栅极绝缘膜，可改进MIS场效应晶体管的电流驱动能力，并且硅衬底的主表面上MIS场效应晶体管的设备面积可以更小。在上述专利技术中，设定p沟道MIS场效应晶体管和n沟道MIS场效应晶体管的上表面和侧表面的栅极宽度，以使p沟道MIS场效应晶体管的电流驱动能力可基本等于n沟道MIS场效应晶体管的电流驱动能力。在上述专利技术中，限幅电路是由包括p沟道MIS场效应晶体管和n沟道MIS场效应晶体管的CMOS电路配置。使用上述配置，p沟道场效应晶体管的寄生电容可基本等于n沟道场效应晶体管的寄生电容。因此，可通过在正区域和负区域之间对称设定噪声的方式降低开关期间的噪声。附图简要描述图1是使用径向线隙缝天线的等离子体设备的剖视图；图2是接口电平密度的比较；图3示出根据本专利技术实施例的半导体生产过程中生产的硅衬底的结构；图4示出根据本专利技术实施例的半导体生产过程中生产的MOS晶体管的结构；并且图5示出限幅电路。用于实现本专利技术的最佳模式以下通过参考附图解释本专利技术的实施例。以下首先描述的是使用等离子态中的惰性气体以低温在硅衬底上形成栅极绝缘膜(例如氧化膜)、并产生MIS(金属绝缘半导体)场效应晶体管的半导体生产过程。在日本公开专利申请号2002-261091中公开了用于形成栅极绝缘膜的方法。图1是使用将在半导体生产过程中使用的径向线隙缝天线的等离子体设备的剖视图。真空罐(处理室)12中产生真空，如果从簇射板(shower plate)12导入氩气(Ar)，则该氩气从出口11A排出，并且该气体被变为氪气。处理室11中的压力被设定为133Pa(1托)。然后，硅衬底14被置于具有加热机构的采样台上，并且采样的温度被设定为大约400℃。如果硅衬底14的温度处于200℃和550℃之间，则以下结果基本相同。在之前执行的预处理过程中使用贵氟化酸来清洗硅衬底14，结果，使用氢来封端表面上硅的未使用耦合。接下来，将频率为2.45GHz的微波从同轴波导15提供给径向线隙缝天线16，并且通过壁部分中提供的介质板17将微波从径向线隙缝天线16导入处理室11。导入的微波将从簇射板12导出的氪气抽入处理室11。结果，立即在簇射板12下形成高密度Kr等离子体。如果提供的微波的频率大约是900MHz或更高、以及10GHz或更低，则以下结果基本相同。使用图1所示的配置，簇射板12和硅衬底14之间的间隔被设定为大约6cm。可本文档来自技高网...

【技术保护点】
一种在半导体集成电路衬底上形成的限幅电路，包括：差动放大电路，其包括ＭＩＳ场效应晶体管，其中由硅衬底形成突出部分，所述硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后 以所述等离子体气氛中等于或者低于大约５５０℃的温度在所述突出部分的上表面和所述侧表面的至少一部分上形成栅极绝缘膜，在所述栅极绝缘膜上形成栅极，并且在包围所述突出部分的所述栅极绝缘膜的两侧上形成漏极和源极。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：大见忠弘，西牟田武史，宫城弘，须川成利，寺本章伸，
申请(专利权)人：株式会社丰田自动织机，新泻精密株式会社，大见忠弘，
类型：发明
国别省市：JP[日本]