单端、前边沿触发-准同步时钟发生器制造技术

本发明专利技术涉及单端、前边沿触发－准同步时钟发生器，用于控制ＲＯＳ输出图像的质量，该发生器包括晶体振荡器、施密特反相器、与非门、Ｄ型触发器；施密特反相器对输入触发信号实施整形；触发器Ｕ１、Ｕ２，和与非门共同产生同步信号；触发器Ｕ３、Ｕ４构成Ｎ＝４的同步分频器；触发器Ｕ３、Ｕ４，构成Ｎ＝４的同步分频，Δｔ＜Ｔ／４；触发器Ｕ１、Ｕ２，和与非门Ｕ６共同产生同步信号；触发器Ｕ３、Ｕ４构成Ｎ＝４的同步分频器，输出频率的占空比：５０％。触发器Ｕ１、Ｕ２，和与非门Ｕ６共同产生同步信号，同步条件仅与触发信号Ｂ的前边沿有关，而与触发信号Ｂ的宽度无关。其限制条件：触发信号Ｂ的宽度大于一个输入时钟周期（Ｔ／Ｎ）。

【技术实现步骤摘要】

本专利技术涉及一种单端、前边沿触发-准同步时钟发生器，属于微电子控 制

技术介绍
R0S (Raster Output Scanner)装置中，当激光束经过原点定位传感器时， 就形成一个SOS行同步信号；SOS行同步信号通常是一负脉冲，宽度可变， 前边沿定位。经过若干个VIDEO时钟周期的延迟，图像控制器开始输出图像 光栅点；鉴于上述SOS事件与VIDEO时钟的首个上升沿时刻之间的时间间隔 是一个随机值，这种不确定的、小于一个VIDEO时钟周期的波动称作Jitter。 Jitter的存在使得光栅的起始位置不一致而导致输出图像的扭曲。为了控制R0S输出图像的质量，作为一项重要的指标，设计人员通常采 用将视频(VIDEO)时钟频率升高至实际使用频率的N倍的方案，使得Jitter 值减小至原来的1/N。
技术实现思路
本专利技术的目的在于提出一种单端、前边沿触发-准同步时钟发生器，该时 钟发生器，通常是在ASIC或FPGA芯片中实现的，或使用专用IC产生上述同 步时钟。为达到上述目的，本专利技术的技术方案是使用晶体振荡器、施密特反相器、与非门、D型触发器；对这些元器件频率特性的本文档来自技高网...

【技术保护点】
一种单端、前边沿触发－准同步时钟发生器，用于控制ＲＯＳ输出图像的质量，其特征在于：该同步时钟发生器包括晶体振荡器、施密特反相器、与非门、Ｄ型触发器；所述的施密特反相器Ｕ５对输入触发信号实施整形；所述的Ｄ型触发器Ｕ１、Ｕ２，和与非门Ｕ６共同产生同步信号；Ｄ型触发器Ｕ３、Ｕ４构成同步分频器。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈耀华，
申请(专利权)人：上海富士施乐有限公司，
类型：发明
国别省市：31[中国|上海]