用于处理矩阵的处理器、方法和系统技术方案

本申请公开了用于处理矩阵的处理器、方法和系统。描述了用于从三源二维(2D)数组提取跨步式数据元素的技术。一方面的处理器包括解码器电路，用于对具有操作码的指令解码。该指令可指示第一源2D数组、第二源2D数组和第三源2D数组。执行电路与解码器电路耦合。执行电路用于执行经解码的指令，以针对第一源2D数组、第二源2D数组和第三源2D数组中的每一个的第一维度中的数据元素的每个一维(1D)数组仅选择分开跨步三的数据元素位置处的多个数据元素。执行电路还用于将所选择的多个数据元素存储在目的地存储位置中的结果2D数组中。公开了其他处理器、方法、系统和指令。系统和指令。系统和指令。

【技术实现步骤摘要】
用于处理矩阵的处理器、方法和系统
背景


[0001]本文中的实施例总体上关于计算机处理器架构，并且更具体地关于处理矩阵。

技术介绍

[0002]在诸如机器学习和其他批量数据处理之类的许多计算任务中，矩阵正变得日益重要。深度学习是一类机器学习算法。诸如深度神经网络的深度学习架构已经被应用于包括计算机视觉、语音识别、自然语言处理、音频识别、社交网络过滤、机器翻译、生物信息学和药物设计的领域。
附图说明
[0003]通过参考以下描述以及用于说明实施例的附图，可最佳地理解本专利技术。在附图中：
[0004]图1A图示经配置的片的实施例。
[0005]图1B图示经配置的片的实施例。
[0006]图2图示矩阵存储的若干示例。
[0007]图3图示利用矩阵(片)操作加速器的系统的实施例。
[0008]图4和图5示出如何使用矩阵操作加速器来共享存储器的不同实施例。
[0009]图6图示使用片的矩阵乘法累加操作(“TMMA”)的实施例。
[0010]图7图示链式融合乘法累加指令的迭代本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器，包括：解码器电路，用于对指令解码，所述指令具有操作码，所述指令用于指示第一源二维2D数组、第二源2D数组和第三源2D数组；以及执行电路，与所述解码器电路耦合，所述执行电路用于执行经解码的指令以：对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的第一维度中的数据元素的每个一维1D数组，仅选择分开跨步三的数据元素位置处的多个数据元素；以及将所选择的多个数据元素存储在目的地存储位置中的结果2D数组中。2.如权利要求1所述的处理器，其中，每个1D数组是行，并且其中，对于所述操作码隐式的是：用于执行所述经解码的指令的所述执行电路用于对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的数据元素的每一行仅选择分开所述跨步三的所述数据元素位置处的所述多个数据元素，对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的数据元素的每一行，所述多个数据元素包括来自第一列的数据元素和来自第四列的数据元素。3.如权利要求1所述的处理器，其中，所述第一维度中的数据元素的每个1D数组是行维度中的数据元素的行，并且其中，所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个都具有至少四行。4.如权利要求3所述的处理器，其中，对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的数据元素的每一行，所述多个数据元素包括来自第一列的数据元素和来自第四列的数据元素。5.如权利要求4所述的处理器，其中，所述执行电路用于执行所述经解码的指令以：按针对所述第一源2D数组的数据元素的给定的行而选择的所有数据元素出现在所述第一源2D数组中的相同的顺序来将针对所述第一源2D数组的数据元素的给定的行而选择的所有数据元素串接在所述结果2D数组的数据元素的行和列中的一者中；按针对所述第二源2D数组的数据元素的对应的行而选择的所有数据元素出现在所述第二源2D数组中的相同的顺序来将针对所述第二源2D数组的数据元素的对应的行而选择的所有数据元素串接在所述结果2D数组的行和列中的所述一者中；以及按针对所述第三源2D数组的数据元素的对应的行而选择的所有数据元素出现在所述第三源2D数组中的相同的顺序来将针对所述第三源2D数组的数据元素的对应的行而选择的所有数据元素串接在所述结果2D数组的行和列中的所述一者中。6.如权利要求4所述的处理器，其中，所述执行电路用于执行所述经解码的指令以：将针对所述第一源2D数组的数据元素的给定的行而选择的所有数据元素与针对所述第二源2D数组的数据元素的对应的行而选择的所有对应的数据元素与针对所述第三源2D数组的数据元素的对应的行而选择的所有对应的数据元素三路交错在所述结果2D数组的行和列中的一者中。7.如权利要求3所述的处理器，其中，对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的数据元素的每一行，所述多个数据元素包括来自第二列的数据元素和来自第五列的数据元素。8.如权利要求3所述的处理器，其中，对于所述第一源2D数组、所述第二源2D数组和所
述第三源2D数组中的每一个的数据元素的每一行，所述多个数据元素包括来自第三列的数据元素和来自第六列的数据元素。9.如权利要求1所述的处理器，其中，所述第一维度中的数据元素的每个1D数组是列维度中的数据元素的列，并且其中，所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个都具有至少四列。10.如权利要求9所述的处理器，其中，对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的数据元素的每一列，所述多个数据元素包括来自第一行的数据元素和来自第四行的数据元素。11.如权利要求9所述的处理器，其中，对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的数据元素的每一列，所述多个数据元素包括来自第二行的数据元素和来自第五行的数据元素。12.如权利要求9所述的处理器，其中，对于所述第一源2D数组、所述第二源2D数组和所述第三源2D数组中的每一个的数据元素的每一列，所述多个数据元素包括来自第三行的数据元素和来自第六行的数据元素。13.如权利...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：