三维半导体存储器件和包括其的电子系统技术方案

公开了三维半导体存储器件和包括其的电子系统。所述三维半导体存储器件包括：衬底，包括单元阵列区域和延伸区域；位于所述衬底上的外围电路结构，包括多个外围晶体管；堆叠结构，包括交替堆叠在所述外围电路结构上的层间电介质层和栅电极；接触，在所述延伸区域上穿透所述堆叠结构并与所述外围晶体管电连接，并包括突出部和竖直部，所述突出部接触所述多个栅电极中的一个栅电极的侧壁，所述竖直部穿透所述堆叠结构；以及电介质图案，介于所述竖直部和所述多个栅电极的相应的侧壁之间。每个所述电介质图案的顶表面和底表面分别与相邻的所述层间电介质层接触。述层间电介质层接触。述层间电介质层接触。

【技术实现步骤摘要】
三维半导体存储器件和包括其的电子系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年1月5日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0001083的优先权，其公开内容通过引用全部合并于此。


[0003]本专利技术构思涉及三维半导体存储器件、制造三维半导体存储器件的方法和包括三维半导体存储器件的电子系统，并且更具体地，涉及具有垂直沟道的非易失性三维半导体存储器件、制造三维半导体存储器件的方法和包括三维半导体存储器件的电子系统。

技术介绍

[0004]利用数据存储的电子系统可以包括能够存储大量数据的半导体器件。半导体器件已经高度集成，以提供高性能和更低的制造成本二者，这对于客户而言可以是优选的。常规的二维或平面半导体器件的集成可以由单位存储单元所占据的面积确定，使得集成受到精细图案形成技术的水平的影响。然而，用于增加图案精细度的极其昂贵的处理设备会对增加二维或平面半导体器件的集成设置实际限制。因此，已经提出了具有三维排列的存储单元的三维半导体存储器件。...

【技术保护点】

【技术特征摘要】
1.一种三维半导体存储器件，所述三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和延伸区域；外围电路结构，所述外围电路结构包括多个外围晶体管，所述外围电路结构位于所述衬底上；堆叠结构，所述堆叠结构包括交替堆叠在所述外围电路结构上的多个层间电介质层和多个栅电极；多个接触，所述多个接触在所述延伸区域上穿透所述堆叠结构并与所述多个外围晶体管中的至少一个外围晶体管电连接，所述多个接触中的每个接触包括突出部和竖直部，所述突出部接触所述多个栅电极中的相应的栅电极的侧壁，并且所述竖直部穿透所述堆叠结构；以及多个电介质图案，所述多个电介质图案介于所述竖直部和所述多个栅电极的相应的侧壁之间，其中，所述多个电介质图案中的每个电介质图案的顶表面和底表面分别与所述多个层间电介质层中的相邻的层间电介质层接触。2.根据权利要求1所述的三维半导体存储器件，其中，所述突出部在第一方向上延伸，并且其中，所述突出部在所述第一方向上的宽度小于所述多个电介质图案中的每个电介质图案在所述第一方向上的宽度。3.根据权利要求1所述的三维半导体存储器件，其中，所述多个栅电极中的每个栅电极包括焊盘部分，所述焊盘部分的厚度大于所述栅电极的介于所述焊盘部分与所述多个电介质图案中的相应的电介质图案之间的第一部分的厚度。4.根据权利要求3所述的三维半导体存储器件，其中，所述多个接触中的每个接触穿透所述多个栅电极中的相应的栅电极的所述焊盘部分，并且其中，所述多个接触中的每个接触的所述突出部与所述多个栅电极中的所述相应的栅电极的所述焊盘部分的侧壁接触。5.根据权利要求3所述的三维半导体存储器件，其中，所述焊盘部分的所述厚度与所述栅电极的所述第一部分的所述厚度之间的差在10nm至20nm的范围内。6.根据权利要求1所述的三维半导体存储器件，所述三维半导体存储器件还包括阻挡层，所述阻挡层在每个所述栅电极的顶表面和底表面上共形地延伸，其中，所述阻挡层沿着所述电介质图案中的每个电介质图案的侧壁延伸。7.根据权利要求6所述的三维半导体存储器件，其中，所述电介质图案跨所述阻挡层与所述栅电极间隔开。8.根据权利要求6所述的三维半导体存储器件，其中，所述阻挡层包括金属氧化物。9.根据权利要求6所述的三维半导体存储器件，其中，所述阻挡层在所述多个电介质图案中的每个电介质图案和所述多个栅电极的相应的侧壁之间延伸。10.根据权利要求1所述的三维半导体存储器件，其中，所述多个接触在垂直方向上的高度相同。11.根据权利要求1所述的三维半导体存储器件，其中，每个所述电介质图案包括单层结构，所述单层结构包括相同材料的氧化物。
12.根据权利要求1所述的三维半导体存储器件，其中，所述外围电路结构还包括电连接到所述外围晶体管的多个外围接触插塞和多条外围电路线，并且其中，所述多个接触分别与所述外围电路线中的最上面的外围电路线接触。13.根据权利要求1所述的三维半导体存储器件，所述三维半导体存储器件还包括：源极导电图案，所述源极导电图案介于所述衬底和所述堆叠结构之间；多个垂直结构，所述多个垂直结构在所述单元阵列区域上穿透所述堆叠结构，其中，所述多个垂直结构中的每个垂直结构包括：数据存储图案，所述数据存储图案与所述堆叠结构相邻；以及垂直半导体图案，所述垂直半导体图案位于所述数据存储图案上，其中，所述源极导电图案与所述垂直半导体图案接触，其中，所述多个电介质图案是第一多个电介质图案，并且其中，所述三维半导体存储器件还包括介于所述多个接触中的相应的接触的所述竖直部与所述源极导电图案之间的第二多个电介质图案。14...

【专利技术属性】
技术研发人员：金东焕，姜信焕，卢英智，朴正桓，千相勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：