半导体封装制造技术

公开了一种半导体封装，包括半导体芯片和再分布层。半导体芯片包括半导体衬底、钝化层、以及从钝化层暴露出的第一电源焊盘、第二电源焊盘和信号焊盘。再分布层包括光敏介电层以及光敏介电层中的第一再分布图案至第三再分布图案和高k介电图案。第一再分布图案、第二再分布图案和第三再分布图案分别连接到第一电源焊盘、第二电源焊盘和信号焊盘。高k介电图案在第一再分布图案和第二再分布图案之间。光敏介电层包括第一介电材料。高k介电图案包括介电常数大于第一介电材料的介电常数的第二介电材料。高k介电图案与钝化层接触。钝化层包括与第一介电材料和第二介电材料不同的介电材料。第一介电材料和第二介电材料不同的介电材料。第一介电材料和第二介电材料不同的介电材料。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本美国非临时申请在35 U.S.C
§
119下要求于2021年1月4日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0000207的优先权，其全部公开内容通过引用合并于此。


[0003]本专利技术构思涉及半导体封装。

技术介绍

[0004]提供了一种半导体封装来实现集成电路芯片，以有资格在电子产品中使用。半导体封装通常被配置为使得半导体芯片安装在印刷电路板上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。随着电子工业的发展，已经进行了各种研究以提高半导体封装的可靠性和耐用性。

技术实现思路

[0005]本专利技术构思的一些实施例提供了一种具有提高的可靠性的半导体封装。
[0006]根据本专利技术构思的一些实施例，半导体封装可以包括半导体芯片、以及在半导体芯片的表面上的再分布层。半导体芯片可以包括半导体衬底、半导体衬底和再分布层之间的钝化层、以及钝化层中的第一电源焊盘、第二电源焊本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：半导体芯片；以及再分布层，在所述半导体芯片的表面上，其中，所述半导体芯片包括：半导体衬底；钝化层，在所述半导体衬底和所述再分布层之间；以及第一电源焊盘、第二电源焊盘和信号焊盘，在所述钝化层中，其中，所述再分布层包括：光敏介电层；以及第一再分布图案、第二再分布图案、第三再分布图案和高k介电图案，其中，所述第一再分布图案电连接到所述第一电源焊盘，所述第二再分布图案电连接到所述第二电源焊盘，所述第三再分布图案电连接到所述信号焊盘，并且所述高k介电图案在所述第一再分布图案和所述第二再分布图案之间，其中，所述光敏介电层包括第一介电材料，其中，所述高k介电图案包括第二介电材料，其中，所述第二介电材料的第二介电常数大于所述第一介电材料的第一介电常数，其中，所述高k介电图案与所述钝化层接触，并且其中，所述钝化层包括与所述第一介电材料和所述第二介电材料不同的第三介电材料。2.根据权利要求1所述的半导体封装，其中，所述钝化层包括氮化硅SiNx。3.根据权利要求1所述的半导体封装，其中，所述第一介电材料的第一介电常数小于4，并且其中，所述第二介电材料的第二介电常数大于20。4.根据权利要求1所述的半导体封装，其中，所述第二介电材料包括氧化铪HfO2、氧化锆ZrO2或氧化钇Y2O3中的一种。5.根据权利要求1所述的半导体封装，其中，所述第一电源焊盘通过所述第一再分布图案电连接到所述半导体封装外部的电源，其中，所述第二电源焊盘通过所述第二再分布图案电连接到所述半导体封装外部的地，并且其中，所述信号焊盘通过所述第三再分布图案电连接到所述半导体封装外部的电路结构。6.根据权利要求1所述的半导体封装，其中，所述第一再分布图案被配置为接收第一电压，所述第一电压与由所述第二再分布图案接收到的第二电压不同。7.根据权利要求1所述的半导体封装，其中，所述第一介电材料包括选自光敏聚酰亚胺、聚苯并恶唑、酚醛聚合物或苯并环丁烯聚合物的至少一种。8.根据权利要求1所述的半导体封装，其中，所述第一再分布图案和所述第二再分布图案与所述钝化层接触。9.根据权利要求1所述的半导体封装，其中，所述高k介电图案的厚度小于或等于1μm。
10.一种半导体封装，包括：半导体芯片；以及再分布层，在所述半导体芯片的表面上，其中，所述半导体芯片包括：半导体衬底；钝化层，在所述半导体衬底和所述再分布层之间；以及第一电源焊盘、第二电源焊盘和信号焊盘，在所述钝化层中，其中，所述再分布层包括：光敏介电层；以及第一再分布图案、第二再分布图案、第三再分布图案和高k介电图案，其中，所述第一再分布图案电连接到所述第一电源焊盘，所述第二再分布图案电连接到所述第二电源焊盘，所述第三再分布图案电连接到所述信号焊盘，并且所述高k介电图案在所述第一再分布图案和所述第二再分布图案之间，其中，所述光敏介电层包括第一介电材料，其中，所述高k介电图案包括第二介电材料，其中，所述第二介电材料的第二介电常数大于所述第一介电材料的第一介电常数，其中，所述第三再分布图案包括：通孔部分，与所述信号焊盘接触；以及线状部分，在所述通孔部分上，其中，所述线状部分平行于所述半导体芯片延伸，并与所述信号焊盘和所述钝化层竖直地间隔开，并且其中，所述线状部分和所述钝化层之间的距离大于所述高k介电图案的厚度。11.根据权利要求10所述的半导体封装，其中，所述高k介电图案的厚度小于或等于1μm，并且其中，所述线状部分和所述钝化层之间的距离大于或等于5μm。12.根据权利要求10所述的半导体封装，其中，所述第一再分布图案包括：上第一再分布图案，与所述第一电源焊盘接触；以及下第一再分布图案，相对于所述半导体芯片在所述上第一再分布图案下方，其中，所述第二再分布图案包括：上第二再分布图案，与所述第二电源焊盘接触；以及下第二再分布图案，相对于所述半导体芯片在所述上第二再分布图案下方，其中，所述高k介电图案与所述上第一再分布图案的一部分接触，其中，所述上第二再分布图案与所述高k介电图案接触，其中，所述下第一再分布图案包括：第一通孔部分，与所述上...

【专利技术属性】
技术研发人员：郑显秀，浏太元，郑命杞，安镇灿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：