线性可程序开关电容增益放大器制造技术

本发明专利技术公开了一种线性可程序开关电容增益放大器，利用分段线性的观念，先将整个增益曲线线性的切成若干段，接着于同一个增益阶段来同时实现最大有效位ＭＳＢ及最小有效位ＬＳＢ的线性增益调整。本发明专利技术通过设定取样电容阵列及保持电容阵列中的各电容值，再配合电容开关的切换及取样电容阵列及保持电容阵列间的安排来达到可程序开关电容增益放大器的线性化。且可于同一阶段就可以完成整个可程序增益放大的功能，如此不仅可以简化设计以节省成本，同时可以降低耗电流，适用于消费性、可携带装置。

【技术实现步骤摘要】

本专利技术涉及一种增益放大器，特别是涉及一种线性可程序开关电容增益放 大器。
技术介绍
l + x一般较为常用的线性可程序开关电容增益放大器，会以口来近似。若是 遇到调整的范围较大及准确度较高的应用时，会将整个线性可程序开关电容增益放大器分成两段或数段来完成。如图7所示，为现有技术以两段完成线性可 程序开关电容增益放大器的结构图，及图8所示，为现有技术以数段完成线性 可程序开关电容增益放大器的结构图。而最小有效位(LSB， Least Significantl + xBit)的那一个阶段， 一般会用近似线性的l"^来实现0 6dB，这样的最大误 差大约有-0.09dB。如图9所示，为现有技术线性可程序开关电容增益放大器 误差值表示图。虽然误差不大，但仍存在一个缺点，就是线性可禾呈序开关电容 增益放大器需要至少多一个增益阶段(gain stage)。
技术实现思路
本专利技术所要解决的问题在于，本专利技术通过在同一个增益阶段使取样电容及 保持电容互为乘除关系，来实现增益gain (dB)=取样电容Cs (dB)—保持电 容Ch (dB)，以在同一阶段就可以完成整个可程序开关电容增益放大动作。为达上述目的，本专利技术提供一种线性可程序开关电容增益放大器，包括一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一正 电压输入端，该第一取样电容阵列包括一第一取样电容；及多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具 有 -第二取样电容及一开关，其中该第二取样电容与该开关串联； 其中该第一取样电容与所述第二取样电容开关组并联；一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容 阵列连接该正电压入端的另一端，以及通过一第二开关连接一偏压电压，该第 一保持电容阵列的另一端通过一第三开关连接于一正电压输出端，以及通过一第四开关连接该偏压电压，该第一保持电容阵列包括多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具 有一第一保持电容及一开关，其中该第一保持电容与该开关串联；一运算放大器，该运算放大器的正输入端连接该第一取样电容阵列及该第 一保持电容阵列间，以及通过该第二开关连接该偏压电压，该运算放大器的负 输入端通过一第五开关连接该偏压电压，该运算放大器的负电压输出端通过该 第三开关连接到该第一保持电容阵列与该第四开关间，该运算放大器的正电压输出端通过一第六开关连接该运算放大器的负电压输出端；一第二取样电容阵列，该第二取样电容阵列一端通过一第七开关连接一负电压输入端，以及通过一第八开关连接至该第一开关与该第一取样电容阵列间，该第二取样电容阵列的另一端连接至该第五开关与该运算放大器负电压输入端间，该第二取样电容阵列包括 一第三取样电容；及多个第四取样电容开关组，所述第四取样电容开关组彼此并联，且分别具 有一第四取样电容及一开关，其中该第四取样电容与该开关串联；其中该第三取样电容与所述第四取样电容开关组并联；一第二保持电容阵列，该第二保持电容阵列的一端连接于该第二取样电容 阵列连接该负电压入端的另一端，以及连接至该第五开关与该运算放大器负电 压输入端间，该第二保持电容阵列的另一端通过一第九开关连接于该负电压输 出端，以及通过一第十开关连接该偏压电压，该第二保持电容阵列包括多个第二保持电容开关组，所述第二保持电容开关组彼此并联，且分别具 有一第二保持电容及一开关，其中该第二保持电容与该开关串联。本专利技术还公开了一种线性可程序开关电容增益放大器，包括一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一电 压输入端，该第一取样电容阵列的另一端通过一第四开关接地，该第一取样电容阵列包括一第一取样电容；及多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具 有一第二取样电容及一开关，其中该第二取样电容与该开关串联； 其中该第一取样电容与所述第二取样电容开关组并联；一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容 阵列连接该电压入端的另一端，该第一保持电容阵列的另一端通过一第三开关连接地端，该第一保持电容阵列包括多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具有一第一保持电容及一开关，其中该保持第一电容与该开关串联；及一运算放大器，该运算放大器的负输入端连接至该第一取样电容阵列及该 第一保持电容阵列间，以及通过一第二开关连接该运算放大器的正输入端，该 运算放大器的正输入端连接该偏压电压，该运算放大器的电压输出端通过一第 五开关连接至该第一保持电容阵列及该第三开关间。本专利技术的线性可程序开关电容增益放大器可于同一阶段就可以完成整个 可程序增益放大的功能，如此不仅可以简化设计以节省成本，同时可以降低耗 电流，所以很适合用在消费性、可携带装置的应用上。附图说明图1为最大有效位增益调整曲线图2为一般典型的开关电容增益放大器电路图3A为本专利技术线性可程序开关电容增益放大器的电路图3B为本专利技术线性可程序开关电容增益放大器各开关时序图4为PGA code对PGA gain (dB)的转移曲线图5为转移曲线仿真值与理想值的误差表示图6为本专利技术单边线性可程序开关电容增益放大器的电路图7为现有技术以两段完成线性可程序开关电容增益放大器的结构图8为现有技术以数段完成线性可程序开关电容增益放大器的结构图；及图9为现有技术线性可程序开关电容增益放大器误差值表示图。其中，附图标记一般开关电容增益放大器2第一开关21、 31、 61 第三开关23、 33、 63 第五开关25、 35、 65 第七开关27、 37 第九开关29、 39 取样电容阵列C221、 C222、 C321 保持电容阵列C231、 C232、 C331 运算放大器240、 340、 640电容Cs、 Co Cn-1、 ChO Ch(2hi-1)开关SWi SWn—h SWHo SWH(2m—1) 正电压输入端￥顶+ 偏压电压VBIAS 负输出电压端VOUT-第二时钟信号02线性可程序开关电容增益放大器3、 6第二开关22、 32、 62第四开关24、 34、 64第六开关26、 36第八开关28、 38第十开关30、 40C322、 C621C332、 C631负电压输入端VIN-正输出电压端V0UT+ 第一时钟信号Ol 第三时钟信号①具体实施例方式请参阅图l，为最大有效位增益调整曲线图，如图所示，本专利技术是利用分 段线性(piece-wise linear)的观念，先将整个增益曲线(dB gain curve) 线性的切成2"段，其中m表示最大有效位(MSB)的位(bits)数，而剩下的 n位就是最小有效位(LSB)，其总位数N为m+n。一般的作法会分为两个增益阶段(gain stage)来实施(implement)， 其中一个阶段负责MSB，另一个阶段负责LSB。但是这样的作法会多增加一个 放大器(0P謹P)，其不仅浪费面积也造成耗电增加。因此，本专利技术提出在同 一个增益阶段来同时实现MSB及LSB的线性增益调整(dB-linear gain adjustment)的方法。由于LSB是码元(code)比较小的部份，我们知道当x—O时，^ l + x， 这表示我们可以将LSB以线性增加的方式来本文档来自技高网...

【技术保护点】
一种线性可程序开关电容增益放大器，其特征在于，包括：　一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一正电压输入端，该第一取样电容阵列包括：　一第一取样电容；及　多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具有一第二取样电容及一开关，其中该第二取样电容与该开关串联；　其中该第一取样电容与所述第二取样电容开关组并联；　一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容阵列连接该正电压入端的另一端，以及通过一第二开关连接一偏压电压，该第一保持电容阵列的另一端通过一第三开关连接于一正电压输出端，以及通过一第四开关连接该偏压电压，该第一保持电容阵列包括：　多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具有一第一保持电容及一开关，其中该第一保持电容与该开关串联；　一运算放大器，该运算放大器的正输入端连接该第一取样电容阵列及该第一保持电容阵列间，以及通过该第二开关连接该偏压电压，该运算放大器的负输入端通过一第五开关连接该偏压电压，该运算放大器的负电压输出端通过该第三开关连接到该第一保持电容阵列与该第四开关间，该运算放大器的正电压输出端通过一第六开关连接该运算放大器的负电压输出端；　一第二取样电容阵列，该第二取样电容阵列一端通过一第七开关连接一负电压输入端，以及通过一第八开关连接至该第一开关与该第一取样电容阵列间，该第二取样电容阵列的另一端连接至该第五开关与该运算放大器负电压输入端间，该第二取样电容阵列包括：　一第三取样电容；及　多个第四取样电容开关组，所述第四取样电容开关组彼此并联，且分别具有一第四取样电容及一开关，其中该第四取样电容与该开关串联；　其中该第三取样电容与所述第四取样电容开关组并联；　一第二保持电容阵列，该第二保持电容阵列的一端连接于该第二取样电容阵列连接该负电压入端的另一端，以及连接至该第五开关与该运算放大器负电压输入端间，该第二保持电容阵列的另一端通过一第九开关连接于该负电压输出端，以及通过一第十开关连接该偏压电压，该第二保持电容阵列包括：　多个第二保持电容开关组，所述第二保持电容开关组彼此并联，且分别具有一第二保持电容及一开关，其中该第二保持电容与该开关串联。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈议诚，
申请(专利权)人：盛群半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]