用来自定时操作的具有窗口鉴别器的次级读出放大器制造技术

一种从数据源中读出数据并响应读出的数据驱动一对输出线的读取系统，包括：接到数据源的初级读出器件；次级读出器件由一对输出线接到初级读出器件并与输出线对相连，根据初级读出器件存储的数据响应输出线对间产生的差分电压，并具有由负阈值和正阈值限定的有关差分电压阈值，当输入线对间的差分电压在差分电压阈值范围内时将输出线对驱于第一输出条件，当差分电压至少等于该负阈值时则驱于第二输出条件，当该差分电压至少等于该正阈值时则驱于第三输出条件。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及读出放大器，特别是涉及包括有一窗口鉴别器的次级读出放大器器件，该窗口鉴别器能使该器件读取数据而不需由外部触发该器件。诸如动态随机存取存储器(DRAM)器件或静态随机存取存储器(SRAM)器件之类的电子存储器件被用于各种用来存储大量数字编码信息的电子系统中。这些器件典型地包括用来存储该数字编码信息或数据的存储器阵列。该数据典型地通过已知作为一读取系统的一器件而从这种存储器阵列中被检索。如附图说明图1所示，在一DRAM器件的一典型的读出系统10中通过包括有一初级读出放大器12和一次级读出放大器14。该初级读出放大器12用来直接从该存储器阵列中读取数据，而该次级读出放大器14通常用来从初级读出放大器中读取数据。为了满足DRAM器件的高密度要求，这两部分的构成都是必须的。这是因为DRAM器件包括有大量的初级读出放大器和次级读出放大器，其中这些初级读出放大器是由在一高密度阵列中可被实施的具有相对地较小尺寸的晶体管所制造的。在读出放大器12、14之间数据通过一对各自均为已知的外部位线真实(EBLt)16和外部位线互补(EBLc)18的高容量线来传送。在读周期期间，初级读出放大器12从该存储器阵列(未示出)中读取数据。通过利用一锁存器该数据被暂时存储在初级读出放大器12中。为了传送这个被存储的数据，在被连接到在该初级读出放大器12之中的该锁存器之前，外部位线16、18必须被预充电到一预置的正电压。为了防止该高容量外部位线16、18超过在初级读出放大器12中所存储的电压，该预充电是必须的。由于在初级读出放大器12中所使用的晶体管的尺寸相对地较小，所以这样一个超越条件是有可能的。当该外部位线16、18随后被连接到在初级读出放大器12中的该锁存器时，线16、18中的一条线上的电压降到低于该预充电值，这就产生了一差分电压。各个条件与降到低于预充电电平的每一外部位线相关，因而提供了出现在该外部位线16、18上的两种可能的差分电压的极性，表明在初级读出放大器12中所存储的数据的两个逻辑状态。这个差分电压随后由次级读出放大器14读出，以便适当地驱动该读取数据线(RDL)。该数据由在次级读出放大器14中所包括的另一个锁存器读取，它根据该差分电压的极性而设置为两个可能的逻辑状态中的一种状态。参见图2，图2示出了一个常规的次级读出放大器的例子。该次级读出放大器20包括一锁存器22，锁存器22包括有一对交叉耦合反相器24、26。每一个反相器24、26包括一P沟道场效应晶体管(FET)24A和26A，和一n沟道FET 24B、26B。交叉耦合是通过将每一反相器的输出连接到另一反相器的输入来实现的。节点A和B分别在该交叉耦合的接合处形成。这种结构能使得该锁存器22具有二个稳定状态，例如，节点A为逻辑高和节点B为逻辑低，或反之亦然。该锁存器22被看作为是两个可能的逻辑状态中的一种状态，这时它被驱动朝向任何一个稳定的状态条件。该锁存器22的节点A和B被分别连接到在终端34、36处的外部位线EBLt和EBLc。如上面所讨论的，跨越这些外部位线产生一随后确定节点A和B的各自状态的差分电压。一n沟道FET 28被连接到n沟道FET 24B、26B的漏极并被用来触发该锁存器22。该触发晶体管28被用来对一预置的时间量有效地将锁存器22与跨越外部位线EBLt和EBLc所产生的差分电压隔离开。为了使得该差分电压达到一有效的幅值从而使该差分电压能将该锁存器22设置为它的逻辑状态中的一种状态，这种隔离是必须的。该必须的幅值典型地约为200毫伏(mv)，该幅值大约在2毫微秒(nse)时间在每一个具有约2微微法(PF)电容的外部位线之间被形成。但是，由于考虑到噪声和偏置的原因，该锁存器需要设置的幅值实际上要偏高，例如，是在约200至500mv之间的范围内，为了使得跨越该外部位线的差分电压获得这个幅值，需要增加1到2nsec。因此，在该外部位线被连接到第一读出放大器之后，该触发晶体管28由一置位信号导通大约3到4nsec，其中大约1到2nsec是考虑到任何噪声或偏置的内部裕度。因此，如已知的，这1到2nsec作为一安全防护带并且还考虑到在列选择线(CSL)驱动时间，信号调试时间的失配，以及在这种器件中出现的已知的其它定时失配。另外，在反相器节点A、B和电压电源VDD之间连接有二个预充电晶体管30、32。这二个晶体管30、32被用于对外部位线预充电(响应于对它们各自栅极端的信号PC的应用)，并且为了防止如前面所讨论的超越而将反相器节点A、B预充电到电源电压VDD。该反相器节点A、B被预充电以便指明该存储器件的其余部分的次级读出放大器不包含有数据并且能使该锁存器22被驱动到它的逻辑状态中的一个状态。参见图3，图3示出了一典型锁存器的操作状态，这种锁存器诸如是包括在所示的一常规的次级读出放大器中的锁存器22。x和y轴分别表示该反相器节点A和B的电压电平。亚稳定线38表示包括预充电状态44的该锁存器的半稳定状态，其中节点A和B等于VDD。由于器件的不规则性，亚稳定线实际上可以位于线38的任一侧所示的虚线38A、38B之间的任何位置。前面所讨论的该锁存器的二个稳定状态由标号40和42所指明。在该亚稳定线38和两个稳定状态40和42之间的各自区域C和D表示该锁存器的两个可能的逻辑状态。如参照图2的上述讨论，通过由PC信号接通该预充电晶体管30、32而该锁存器首先被驱动到它的预充电状态。然后，当跨越该高容量外部位线形成一足够的差分电压时，该置位信号启动触发晶体管28。这就使得锁存器22被驱动到它的稳定状态40或42的一种状态，从而将该锁存器置位为它的两种可能的逻辑状态中的一种。在DRAM器件(特别是，异步DRAM器件)中，该置位信号通常是由一地址转移检测(ATD)块形成的。对于一必须由一外部置位信号所触发的诸如次级读出放大器20之类的常规次级读出放大器具有若干缺点。首先，因为增加了用来产生该置位信号的元件，所以使用这样一种方案的存储器件的尺寸较大。另外，使用这种存储器件其功耗明显地变高。这是因为所使用的该置位信号是通过一长的信号线而被驱动，因此需要相对大的幅度信号的置位信号，大幅度信号就需要相当大的功率去产生。另外，由于需要上面所讨论的内部裕度的原因，这种存储器件具有特有的较慢的特性。本专利技术的目的是提供一种诸如次级读出放大器之类的器件，这种器件被连接在诸如外部位线之类的一对输入线和诸如读取数据线之类的一对输出线之间，用来响应于跨越该输入线对的一差分信号来驱动该输出线对，因而该器件不需外部触发。在本专利技术的一个方面中，一读出系统，用来从一数据源读出数据和响应于该读出数据驱动一对输出线，该读出系统包括与数据源连接的一初级读出器件，用于读出和存储在其内的所述数据；和通过一对输入线与主读出器件相连并且还与一对输出线相连的一次级读出器件，根据由初级读出器件所存储的数据该次级读出器件响应于跨越一对输入线所产生的一差分电压以及次级读出器件具有由一负阈值和一正阈值所限定的相关的一差分电压阈值范围，因此当在一对输入线之间的差分电压是在该差分电压阈值范围之内时该次级读出器件将一对输出线驱动为第一输出状态，当该差分电压至少等于负阈值时则驱动为第二输出状态，而当该差分本文档来自技高网...

【技术保护点】
一种读出系统，用于从一数据源读出数据并且响应于所读出的数据驱动一对输出线，该系统包括： 一初级读出器件，与数据源相连接，用于读出和存储所述数据；和 一次级读出器件，通过一对输入线连接到该初级读出器件并且还与一对输出线相连，该次级读出器件根据由初级读出器件所存储的所述数据响应于一在一对输入线上产生的差分电压并且该次级读出器件具有一由一正阈值和一负阈值所限定的相关的差分电压阈值区域，因此当在该对输入线上的差分电压是在该差分电压阈值范围内时该次级读出器件将该对输出线驱于一第一输出条件，当该差分电压至少等于该负阈值时该对输出线被驱于一第二输出条件，和当该差分电压至少等于该正阈值时该对输出线被驱于一第三输出条件。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：奥利弗基尔，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]