一种低噪声放大器，包括：第一晶体管，具有栅极，连接到一输入节点；具有源极，连接到第一接地节点；第二晶体管，具有源极，连接到该第一晶体管的漏极；具有漏极，连接到一输出节点；具有栅极，连接到第一偏置；一电感器，连接在该输 出节点以及该工作电压之间；及第一电阻器，与该电感器并联。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术提供一种放大器，特别涉及一种低噪声放大器。
技术介绍
低噪声放大器已使用于广泛的领域中，如无线网络以及手机的射频(RF)通信系统中。改进并提升低噪声放大器的效能和可靠性及降低其成本为当前业界的趋势。图1为传统低噪声放大器10的示意图，图1中以一虚线将芯片内(on-chip)以及芯片外(off-chip)区分开来。低噪声放大器10包括有一晶体管22，晶体管22具有漏极，经由第一电感器26连于一工作电压Vdd。一RF输入信号(RF input signal)经由第二电感器28连接到晶体管22的栅极，而低噪声放大器10的输出信号经由晶体管22的漏极输出。晶体管22的栅极，连接到电流镜像电路24，电流镜像电路24经由电阻器25提供偏置电流。晶体管22的源极经过芯片内的节点Q而连接到接地12，芯片内节点Q亦使电流镜像电路24接地。低噪声放大器10的工作为经由RF输入节点输入的RF输入信号会根据工作电压Vdd、偏置电流及电感器26、28、29的电感而放大。依据CMOS制造工艺制作低噪声放大器10时，除了芯片外接地12以外，上述所有元件均设置在芯片内。请参考美国专利号第5,574,405号，其已完整叙述芯片内元件在类似图1所示的低噪声放大器中的优点。然而在节点Q的连接会导致较差的绝缘效果及稳定度，且对噪声较敏感。其他缺点还包括具有相对较窄的频带宽度以及必须设置电感器28而增加芯片面积。在美国专利号第6,198,352号中描述了另一低噪声放大器，包括一电阻，取代低噪声放大器10中的电感器28。其缺点为，该电阻在直流模式下，会造成相对应的功率损耗，晶体管22的漏极电压的不稳定，以及噪声的增加。
技术实现思路
本专利技术主要目的在于提供一种改良结构及较佳制造方法的低噪声放大器。本专利技术的低噪声放大器包括有第一及第二晶体管、电感器以及电阻器。该第一晶体管的栅极，连接到一输入节点(RF input node)，而其源极，连接到第一接地节点。该第二晶体管的源极，连接到该第一晶体管的漏极，而第二晶体管的漏极，连接到一输出节点(RF output node)，同时该第二晶体管的栅极，连接到第一偏置。本专利技术的低噪声放大器还包括有一电流镜像电路，连接到第一晶体管的栅极，用来提供一预定的偏置电流。电感器连接到该输出节点及工作电压之间。电阻器并联于该电感器。该输出节点具有电容值。该电感器及该电容值决定谐振频率，且比一预定的工作频率(operating frequency)大1.5倍以上，其中该电容可为该RF输出节点的寄生电容或为一般电容。通过该电感器可控制该谐振频率。该电流镜的一晶体管的源极、该第一接地节点及该电容器分别经由独立的接地通路而接地。此外，该第一及第二晶体管、该电感器以及该电阻器由一CMOS制造工艺制作在衬底上，而该多个独立接地通路的寄生电感实质上完全由该多个芯片外焊线提供。本专利技术的该第一及第二晶体管制作在单一深N阱(deep N-well)中。本专利技术的优点1.有较大的频带宽度，有平稳的工作范围。2.三个独立接地通路能有效改善隔离效果及稳定性，并降低噪声。3.该多个芯片外焊线提供适当的寄生电感，而不再需要外加电感器。4.该第一及第二晶体管设在同一N阱中，因此能有效降低噪声。附图说明图1为常规低噪声放大器的电路示意图。图2为一芯片以及封装结构的剖视图。图3为本专利技术一低噪声放大器的电路示意图。图4为图3所示的低噪声放大器的品质因数对频率的曲线图。图5为图3所示的晶体管在CMOS上的布局示意图。图6为图5所示晶体管在CMOS上的剖视图。附图符号说明 22、52、54晶体管 24电流镜像电路10、50低噪声放大器12、70接地26、28、56电感器 30CMOS芯片32封装结构34芯片电路小片36芯片电路小片连接点 38焊线40外部连接点 25、58、64电阻器60a、60b、60c 焊线62电流镜像电路66、68电容器 80、82曲线90衬底92P阱94N阱 96深N阱具体实施方式图2为一芯片30的示意图。芯片30包括有一封装结构32，用来设置保护一芯片电路小片(chip die)34。芯片电路小片34通过连接点36以及焊线38而电连接到芯片30的一外部连接点40。芯片电路小片34包括有一个本专利技术的低噪声放大器。因此，芯片30可安装在一印刷电路板(PCB)或类似装置中。图3为本专利技术一低噪声放大器50的电路示意图，在图3中以虚线区隔芯片内以及芯片外。低噪声放大器50包括有第一及第二晶体管52、54及一电感器56和第一电阻器58。第一晶体管52的漏极，连接到第二晶体管54的源极。第一晶体管52的栅极，连接到一RF输入节点，而第一晶体管52的源极，连接到一芯片外接地70。第二晶体管54的栅极，连接到第一偏置电压Vb1，且第二晶体管54的漏极经由电感器56以及第一电阻器58连接到工作电压Vdd。低噪声放大器50的一RF输出信号由第二晶体管54的漏极输出。第一晶体管52的栅极经由一芯片外焊线60a连接到RF输入节点，而第一晶体管52的源极经由一焊线60b接地。焊线60a、60b与图2中的焊线38相类似，提供将芯片内元件电连接到芯片外元件的功能。根据本专利技术，焊线60a、60b选择适当的规格及材料，以使焊线60a、60b能提供符合需求的寄生电感，即，本专利技术并不需要芯片外部的电感器。本专利技术低噪声放大器50还包括有一电流镜像电路62、一电容器66以及一电容器68。如本领域的技术人员所知，电流镜62被用来产生一DC电流，而该DC电流为一参考电流以一定的比例放大而成。电流镜像电路62经由一偏置电阻连接到第一晶体管52的栅极。在电流镜像电路62中，其电阻器设在电流镜像电路62内的晶体管栅极以及第一晶体管52的栅极之间，而该电流镜像电路62晶体管的源极接地，漏极则连接到栅极。电流镜像电路62从其所包括的晶体管的栅极及漏极接收第二偏置电压Vb2。电容器66连接在工作电压Vdd以及芯片外接地70之间。电容器68连接在电流镜像电路62晶体管的源极和第二晶体管54的栅极之间。芯片外焊线60c、60d分别用来使电流镜像电路62和电容器66接地。芯片外焊线60b、60c、60d则提供了三个独立的接地通路，改善了绝缘情况和稳定性，及降低了电路噪声。取代传统低噪声放大器中的电感器，使得芯片面积缩小，也可降低制造成本。在工作时，一RF输入信号传送到焊线60a，在第一晶体管52的栅极接收。接着，该RF输入信号会依据第一偏置电压Vb1以及第二偏置电压Vb2、工作电压Vdd、电感器56对第一电阻器58的比值而被加以放大。最后，被放大的信号会从第二晶体管54的漏极输出。一般而言，低噪声放大器50的运作和常规技术大约相同，也为本领域的技术人员所熟知。该输出节点具有电容值，通过选定该电感器56的电感值与该电容值相配合，以使RF输出节点的谐振频率比工作频率范围大1.5倍，其中该电容可为该RF输出节点的寄生电容或为一般电容，即直接增加一电容器与该电容器59并联。请参考图4，根据本专利技术(曲线82)与常规低噪声放大器(曲线80)相较，在第一电阻器58与电感器56配合下，能降低品质因数(quality factor)，也能改善频带宽度。对直流模式而言，电感器56提供了可忽本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：林盈熙，屈庆勋，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。