一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统技术方案

本发明专利技术公开了一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，包括AXI总线、接口终端、超高速接口、高速接口、主控处理器、指令寄存器、非对称密钥存储器以及多个轻量处理器；各所述轻量处理器上均连接有一个非对称算法核和一个非对称接口存储器，各所述轻量处理器均与所述指令寄存器以及非对称密钥存储器相连；所述非对称密钥存储器、非对称接口存储器、接口终端、超高速接口、高速接口以及主控处理器均与所述AXI总线相连。优点是：使用一个指令存储器为多个轻量处理器提供指令读取和一个非对称密钥存储器为多个轻量处理器提供非对称密钥来实现非对称算法芯片面积变小，从而降低成本，使芯片工作时不会产生过大的发热量。时不会产生过大的发热量。时不会产生过大的发热量。

【技术实现步骤摘要】
一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统


[0001]本专利技术涉及数字IC电路设计
，尤其涉及一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统。

技术介绍

[0002]现有使用非对称算法的安全芯片多应用在eSIM卡、银行卡和应用终端上，对面积和功耗要求很高，使得非对称算法性能不够高，为实现高性能多以硬件实现固件业务的方案解决，但受限于功耗和主频率低使得性能并不理想。在服务器端使用的非对称算法的安全芯片对面积和功耗相对不敏感，现有技术一部分使用eSIM卡、银行卡和应用终端上成熟的方案实现多核技术，但是非对称算法包含国际算法ECC、RSA等和国内算法SM2、SM9等，每个算法核以硬件实现固件业务不能重构算法，造成非对称算法芯片面积大，算法固定，不能灵活重构，成本高，发热量巨大。而另一部分服务器端安全芯片使用多个轻量处理器并行实现，每个处理器都要有一个专属的指令存储器，使用的轻量处理器越多指令存储器的个数越多，使用的指令存储器的空间越大，同样会造成非对称算法芯片面积大，成本高，发热量大，同时还会带来调试繁琐。

技术实现思路

[0003]本专利技术的目的在于提供一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，从而解决现有技术中存在的前述问题。
[0004]为了实现上述目的，本专利技术采用的技术方案如下：
[0005]一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，包括AXI总线、接口终端、超高速接口、高速接口、主控处理器、指令寄存器、非对称密钥存储器以及多个轻量处理器；各所述轻量处理器上均连接有一个非对称算法核和一个非对称接口存储器，各所述轻量处理器均与所述指令寄存器以及非对称密钥存储器相连；所述非对称密钥存储器、非对称接口存储器、接口终端、超高速接口、高速接口以及主控处理器均与所述AXI总线相连；所述指令寄存器为多个轻量处理器提供指令读取，所述非对称密钥存储器为多个轻量处理器提供非对称密钥。
[0006]优选的，各个轻量处理器并行处理接口终端、高速接口、超高速接口和主控处理器需要的非对称算法数据。
[0007]优选的，系统的工作流程为，
[0008]接口终端和/或高速接口和/或超高速接口和/或主控处理器通过AXI总线下发需要运算的数据到非对称接口存储器；
[0009]非对称接口存储器缓存需要运算的数据；
[0010]轻量处理器通过内部私有总线读取非对称接口存储器缓存需要运算的数据、指令寄存器中的算法库、非对称密钥存储器中指定地址的密钥，调用非对称算法核进行运算，并
将运算完成的运算结果数据发送给非对称接口存储器；
[0011]非对称接口存储器缓存运算结果数据；
[0012]接口终端和/或高速接口和/或超高速接口和/或主控处理器通过AXI总线读取非对称接口存储器中缓存的运算结果数据。
[0013]本专利技术的有益效果是：使用轻量处理器实现非对称算法库可重构，使用一个指令存储器为多个轻量处理器提供指令读取和一个非对称密钥存储器为多个轻量处理器提供非对称密钥来共同实现非对称算法芯片面积变小，多核并行的方案，从而降低成本，进而使芯片工作时不会产生过大的发热量。
附图说明
[0014]图1是本专利技术实施例中系统的结构示意图。
具体实施方式
[0015]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本专利技术，并不用于限定本专利技术。
[0016]如图1所示，本实施例中提供了一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，包括AXI总线、接口终端、超高速接口、高速接口、主控处理器、指令寄存器、非对称密钥存储器以及多个轻量处理器；各所述轻量处理器上均连接有一个非对称算法核和一个非对称接口存储器，各所述轻量处理器均与所述指令寄存器以及非对称密钥存储器相连；所述非对称密钥存储器、非对称接口存储器、接口终端、超高速接口、高速接口以及主控处理器均与所述AXI总线相连；所述指令寄存器为多个轻量处理器提供指令读取，所述非对称密钥存储器为多个轻量处理器提供非对称密钥。
[0017]大型服务器安全芯片使用多轻量处理器时，每个处理器都要有一个专属的指令存储器，用于实现多轻量处理器并行，使用的轻量处理器越多，指令存储器的个数越多，使用的指令存储器的空间越大。而本专利技术提供的系统，使用唯一的一个轻量处理器的指令存储器利用多路读通道对应多个轻量处理器的策略。解决每一个轻量处理器对应一个专属指令存储器的问题，减少指令存储器空间，减小芯片面积，降低成本。
[0018]本实施例中，多个控制主端(接口终端、超高速接口、高速接口、主控处理器)使用高速的AXI总线，多个轻量处理器并行处理非对称算法，使用一个单一的定制指令存储器为多个轻量处理器提供算法库，同时使用一个非对称密钥存储器给多个轻量处理器提供非对称运算密钥；进而实现高性能的非对称算法芯片，能够有效提高性能、降低芯片面积以及发热量，并降低成本。
[0019]结合附图1，轻量处理器通过内部私有总线与非对称算法核、指令存储器、非对称密钥存储器、非对称接口存储器相连。
[0020]非对称接口存储器为双端存储器，一端与AXI总线相连，另一端通过私有总线与轻量处理器相连。
[0021]接口终端、高速接口、超高速接口、主控处理器都与AXI总线连接。
[0022]非对称密钥存储器是双端存储器，一端与AXI总线连接，另一端通过私有总线与轻
量处理器相连。
[0023]指令存储器是定制的多端只读存储器，每个读通道与一个轻量处理器相连。
[0024]本实施例中，各个轻量处理器并行处理接口终端、高速接口、超高速接口和主控处理器需要的非对称算法数据。
[0025]系统的工作流程为，
[0026]1、接口终端和/或高速接口和/或超高速接口和/或主控处理器通过AXI总线下发需要运算的数据到非对称接口存储器；
[0027]2、非对称接口存储器缓存需要运算的数据；
[0028]3、轻量处理器通过内部私有总线读取非对称接口存储器缓存需要运算的数据、指令寄存器中的算法库、非对称密钥存储器中指定地址的密钥，调用非对称算法核进行运算，并将运算完成的运算结果数据发送给非对称接口存储器；
[0029]4、非对称接口存储器缓存运算结果数据；
[0030]5、接口终端和/或高速接口和/或超高速接口和/或主控处理器通过AXI总线读取非对称接口存储器中缓存的运算结果数据。
[0031]本专利技术提供的系统使用轻量处理器解决非对称算法重构问题，使用一个指令存储器为多个轻量处理器提供指令读取和一个非对称密钥存储器为多个轻量处理器提供非对称密钥来共同解决非对称算法芯片面积大，性能低的问题，从而解决成本高，发热量巨大的问题。
[0032]通过采用本专利技术公开的上述技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，其特征在于：包括AXI总线、接口终端、超高速接口、高速接口、主控处理器、指令寄存器、非对称密钥存储器以及多个轻量处理器；各所述轻量处理器上均连接有一个非对称算法核和一个非对称接口存储器，各所述轻量处理器均与所述指令寄存器以及非对称密钥存储器相连；所述非对称密钥存储器、非对称接口存储器、接口终端、超高速接口、高速接口以及主控处理器均与所述AXI总线相连；所述指令寄存器为多个轻量处理器提供指令读取，所述非对称密钥存储器为多个轻量处理器提供非对称密钥。2.根据权利要求1所述的多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，其特征在于：各个轻量处理器并行处理接口终端、高速接口...

【专利技术属性】
技术研发人员：刘曼，王立峰，张奇惠，
申请(专利权)人：广州万协通信息技术有限公司，
类型：发明
国别省市：