半导体模块制造技术

提供能够抑制随时间变化产生的散热性的下降，维持散热性的半导体模块。该半导体模块具有：多个半导体芯片；模块基板，其搭载多个半导体芯片；散热器，其搭载模块基板；以及填充材料，其填充于模块基板与散热器之间，模块基板具有：散热板；以及绝缘基板，其设置于散热板之上，搭载多个半导体芯片，散热板具有在与散热器相对的面设置的多个凹部及至少1个槽部，多个凹部设置在与多个半导体芯片的配置区域的下方对应的区域，至少1个槽部设置在与多个半导体芯片中的至少1个和相邻的其它半导体芯片之间的区域的下方对应的区域，填充材料也填充于多个凹部。于多个凹部。于多个凹部。

【技术实现步骤摘要】
半导体模块


[0001]本专利技术涉及半导体模块，特别地，涉及抑制了散热性的下降的半导体模块。

技术介绍

[0002]为了改善半导体模块的散热性，在专利文献1中公开了以下结构，即，通过在半导体芯片的散热平面设置无数蜂窝状的小孔而捕获在散热板与散热器之间的填充材料产生的空隙，对妨碍热从半导体芯片向散热器的传播这一情况进行抑制，维持半导体模块的散热性。
[0003]专利文献1：日本特开2013－120866号公报
[0004]如果仅仅是如专利文献1所示通过在半导体芯片的散热平面设置蜂窝状的小孔而捕获空隙，则能够维持良好的散热性的时间有限，如果以半导体模块的实际使用的运转时间来考虑，则存在从散热性维持的观点来看无法得到充分的效果的问题。

技术实现思路

[0005]本专利技术就是为了解决上述这样的问题而提出的，其目的在于，提供能够抑制随时间变化而产生的散热性的下降，维持散热性的半导体模块。
[0006]本专利技术涉及的半导体模块具有：多个半导体芯片；模块基板，其搭载所述多个半导体芯片；散热器，其搭载所述模块基板；以及填充材料，其填充于所述模块基板与所述散热器之间，所述模块基板具有：散热板；以及绝缘基板，其设置于所述散热板之上，搭载所述多个半导体芯片，所述散热板具有在与所述散热器相对的面设置的多个凹部及至少1个槽部，所述多个凹部设置在与所述多个半导体芯片的配置区域的下方对应的区域，所述至少1个槽部设置在与所述多个半导体芯片中的至少1个和相邻的其它半导体芯片之间的区域的下方对应的区域，所述填充材料也填充于所述多个凹部。
[0007]专利技术的效果
[0008]根据本专利技术涉及的半导体模块，在散热板的与散热器相对的面设置有多个凹部，在多个凹部中也填充有填充材料，因此，在由于散热板的热变形而产生了泵出的情况下，在多个凹部内填充的填充材料被向与散热器相对的面压出，由此能够补充填充材料，抑制半导体模块的散热性的下降。另外，通过设置至少1个槽部，从而缓和在相邻的半导体芯片之间由发热引起的热干涉，通过降低半导体模块整体的最大温度，从而能够抑制泵出的产生。
附图说明
[0009]图1是表示实施方式1的半导体模块的主要部分的结构的剖视图。
[0010]图2是表示实施方式1的半导体模块的主要部分的结构的剖视图。
[0011]图3是从下表面观察实施方式1的半导体模块的模块基板时的平面图。
[0012]图4是表示实施方式2的半导体模块的主要部分的结构的剖视图。
[0013]图5是从上表面侧观察实施方式3的半导体模块时的平面图。
[0014]图6是表示在实施方式3的半导体模块搭载的逆变器电路的结构的电路图。
[0015]图7是从上表面侧观察实施方式4的半导体模块时的平面图。
[0016]图8是从上表面侧观察实施方式5的半导体模块时的平面图。
[0017]图9是从上表面侧观察实施方式6的半导体模块时的平面图。
[0018]图10是从上表面侧观察实施方式7的半导体模块时的平面图。
具体实施方式
[0019]＜实施方式1＞
[0020]图1是表示实施方式1的半导体模块100的主要部分的结构的剖视图。如图1所示，半导体模块100在散热板1的上表面通过省略了图示的焊料等接合材料或粘接剂而接合有绝缘基板2。在绝缘基板2的上表面设置有电路图案3，在电路图案3之上经由焊料等接合材料4而接合有电力用的晶体管芯片及二极管芯片等多个半导体芯片5。为方便起见，将散热板1、绝缘基板2及电路图案3的层叠构造体称为模块基板20。
[0021]绝缘基板2由树脂或陶瓷构成，散热板1由铝(Al)或铜(Cu)等散热性优良的材料构成。
[0022]如图1所示，半导体模块100具有在散热板1的下表面侧配置的散热器10，在散热板1的下表面和散热器10的上表面之间填充有硅脂等导热脂TG即填充材料。此外，半导体模块100被收容于由树脂等构成的壳体内，被树脂等封装，但在以下的说明中省略图示。
[0023]电路图案3由Al或Cu等导电体构成，能够通过对绝缘基板2的表面进行金属化处理而形成。
[0024]在图1中，多个半导体芯片5的上表面侧的主电极经由Al导线WR通过导线键合而彼此连接，但这仅表示出半导体模块100的一个剖面。在半导体模块100的其它剖面，也存在半导体芯片5的上表面侧的主电极与电路图案3经由导线WR而连接的部分。
[0025]如图1所示，在散热板1的下表面设置有多个凹部RP和多个槽部GR。凹部RP在散热板1的与半导体芯片5的配置区域的下方对应的区域以大致均匀地分布的方式而设置，槽部GR设置在与半导体芯片5之间的区域的下方对应的区域。凹部RP和槽部GR都以从散热板1的下表面的最表面起沿散热板1的厚度方向延伸的方式而设置，但都设置为不贯通散热板1的深度。另外，凹部RP的深度D1例如能够设为最大值为300μm左右。
[0026]此外，槽部GR是为了阻碍发热的半导体芯片5之间的热干涉而设置的，槽部GR的深度D2以比凹部RP的深度D1深的方式而形成。即，槽部GR的深度D2通过在不产生半导体芯片5与散热器10之间的接地断路等的范围内尽可能设置得深，从而能够抑制半导体芯片5之间的热干涉。
[0027]另外，如果增大凹部RP的面积，则散热板1与散热器10之间的接触的面积有可能产生偏集，因此，优选使凹部RP的面积尽可能小，将凹部RP均匀地配置。
[0028]即，如果凹部RP的面积过大，则认为由于散热性的波动，在具有多个半导体芯片5的情况下，在半导体芯片5之间产生温度差，因此，优选通过使凹部RP的面积尽可能小而使散热性均一。
[0029]此外，从散热板1至散热器10的导热率取决于散热板1的材质、面积及形状，并且，根据所使用的导热脂TG的种类，脂的导热率及粘度改变，因此难以统一地确定凹部RP的面
积及配置密度。如果根据与所搭载的半导体芯片5的尺寸之间的关系来确定，则例如将与1个半导体芯片5对应的凹部RP的合计面积设为小于或等于半导体芯片5的面积的25％，将多个凹部RP与多个槽部GR的合计面积设为散热板1的面积的25％～50％左右。
[0030]这里，凹部RP的面积是指与凹部RP的深度方向垂直的方向上的面积即凹部RP的开口面积，槽部GR的面积是指与槽部GR的深度方向垂直的方向上的面积即槽部GR的开口面积。凹部RP的平面视图观察时的形状既能够设为圆形，也能够设为4边形、5边形、6边形等多边形。
[0031]图1所示的半导体模块100示出了在散热板1的上表面直接接合有绝缘基板2的结构，但在图2中示出如下半导体模块100A，即，在陶瓷基板15的上表面形成有电路图案13且在下表面形成有铜膜14的绝缘基板12经由焊料等接合材料11而与散热板1接合。为方便起见，将散热板1、接合材料11及绝缘基板12的层叠构造体称为模块基板20A。此外，在图2中，对与使用图1说明过的半导体模块100相同的结构标注相同的标号，省略重复本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体模块，其具有：多个半导体芯片；模块基板，其搭载所述多个半导体芯片；散热器，其搭载所述模块基板；以及填充材料，其填充于所述模块基板与所述散热器之间，所述模块基板具有：散热板；以及绝缘基板，其设置于所述散热板之上，搭载所述多个半导体芯片，所述散热板具有在与所述散热器相对的面设置的多个凹部及至少1个槽部，所述多个凹部设置在与所述多个半导体芯片的配置区域的下方对应的区域，所述至少1个槽部设置在与所述多个半导体芯片中的至少1个和相邻的其它半导体芯片之间的区域的下方对应的区域，所述填充材料也填充于所述多个凹部。2.根据权利要求1所述的半导体模块，其中，所述至少1个槽部的深度形成得比所述多个凹部的深度深。3.根据权利要求1所述的半导体模块，其中，所述多个凹部各自的剖面形状是圆顶状。4.根据权利要求1所述的半导体模块，其中，所述多个半导体芯片并排地配置而同时被驱动，所述至少1个槽部设置于所述散热板的所述多个半导体芯片的芯片之间的区域的...

【专利技术属性】
技术研发人员：福田郁未，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：