环形振荡电路及延迟电路制造技术

本发明专利技术的课题是减小频率可调式环形振荡电路的振荡频率及可调延迟电路的延迟时间对电源电压的依赖性。该环形振荡电路，将Ｋ个倒相电路Ｕ１１、Ｕ１２、…、Ｕ１Ｋ按环形连接。倒相电路Ｕ１１，备有由ＭＯＳ晶体管ＭＰ４和ＭＮ４构成的ＣＭＯＳ倒相器ＩＶ１、起着ＣＭＯＳ倒相器ＩＶ１的电流源作用的Ｐ沟道ＭＯＳ晶体管ＭＰ３、起着ＣＭＯＳ倒相器ＩＶ１的电流源作用的Ｎ沟道ＭＯＳ晶体管ＭＮ３、与ＣＭＯＳ倒相器ＩＶ１并联连接并由ＭＯＳ晶体管ＭＰ５和ＭＮ５构成的ＣＭＯＳ倒相器ＩＶ２。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及频率可调式环形振荡电路等环形振荡电路及可调延迟电路等延迟电路，尤其是，涉及振荡频率对电源电压的依赖性小的环形振荡电路及延迟时间对电源电压的依赖性小的延迟电路。现有技术图5是表示现有的频率可调式环形振荡电路的一例的图。在图5中，Vin是用于控制振荡频率的控制电压，Sout是振荡输出。这种环形振荡电路，将K个倒相电路U21、U22、…、U2K按环形连接。这里，K例如为3、5、7…等奇数。在图5中，除初级倒相电路U21以外的倒相电路U22、…、U2K，其内部结构省略，但都是由与初级倒相电路U21相同的电路构成。倒相电路U21，如图5所示，备有由P沟道MOS晶体管MP4及N沟道MOS晶体管MN4构成的CMOS倒相器IV1、起着该CMOS倒相器IV1的电流源作用的P沟道MOS晶体管MP3及N沟道MOS晶体管MN3。如更详细地说，则P沟道MOS晶体管MP4，其栅极端子与倒相电路U21的输入端子(IN)连接，漏极端子与倒相电路U21的输出端子(OUT)连接，源极端子通过P沟道MOS晶体管MP3连接于电源电位。N沟道MOS晶体管MN4，其栅极端子与倒相电路U21的输入端子(IN)连接，漏极端子与倒相电路U21的输出端子(OUT)连接，源极端子通过N沟道MOS晶体管MN3连接于接地电位。起着CMOS倒相器IV1的电流源作用的P沟道MOS晶体管MP3及N沟道MOS晶体管MN3，构成为其电流值可由控制电压Vin改变。以下，对其结构进行说明。即，N沟道MOS晶体管MN1，形成源输出器，并在电阻器R的两端产生近似等于从控制电压Vin减去MOS晶体管MN1的阈值电压Vt后的电压(Vin-Vt)。由此，在N沟道MOS晶体管MN1及P沟道MOS晶体管MP1内流过随控制电压Vin而变化的电流I1＝(Vin-Vt)/R。P沟道MOS晶体管MP1和MP2，构成电流反射镜。因此，在P沟道MOS晶体管MP2及N沟道MOS晶体管MN2内，也流过与电流I1相等的电流I2。进一步，P沟道MOS晶体管MP1和MP3、及N沟道MOS晶体管MN2和MN3，也构成电流反射镜。因此，P沟道MOS晶体管MP3和N沟道MOS晶体管MN3，都构成输出与电流I1相等的电流I3的电流源。以下，说明图5所示的现有的频率可调式环形振荡电路的动作的一例。现当在倒相电路U21的输入端子(IN)上输入“L”(低)电平的电压信号时，构成开关部的P沟道MOS晶体管MP4导通、N沟道MOS晶体管MN4截止，因而从输出端子(OUT)输出电流I3。相反，当在倒相电路U21的输入端子(IN)上输入“H”(高)电平的电压信号时，P沟道MOS晶体管MP4截止、N沟道MOS晶体管MN4导通，因而通过输出端子(OUT)吸入电流I3。倒相电路U21的传输延迟时间τ，由以下的近似式表示。τ＝C(Vdd/2)/I3…(1)式中，C为倒相电路U21的输出电容，Vdd为电源电压。因此，图5的频率可调式环形振荡电路的振荡频率f由下式给出。f＝1/(2K·τ)＝I3/(K·C·Vdd) …(2)式中，K为倒相电路的连接个数。因此，该环形振荡电路，具有可以通过改变电流源的电流I3、即改变控制电压Vin而改变振荡频率f的结构。其次，图6是表示现有的可调延迟电路的一例的图。在图6中，Sin是输入信号，Sout是延迟输出信号。该延迟电路，如图6所示，将K个倒相电路U22、…、U2K级联连接。图中，该延迟电路，除了不将末级倒相电路U2K的输出反馈到初级倒相电路U21这一点外，其他结构与图5的频率可调式环形振荡电路完全相同。因此，这里，将其详细的说明省略。在由上述结构构成的延迟电路中，由于倒相电路U21的传输延迟时间τ由以上的式(1)给出，所以其延迟时间t如下式所示。t＝K·τ＝K·C(Vdd/2)/I3…(3)因此，该延迟电路，具有可以通过改变电流源的电流I3、即改变控制电压Vin而改变延迟时间t的结构。在现有的频率可调式环形振荡电路及可调延迟电路中，如上所述，各倒相电路的传输延迟时间τ是与电源电压Vdd成正比的量。其结果是，在频率可调式环形振荡电路中，振荡频率f以与电源电压Vdd成反比的方式变化。而在可调延迟电路中，延迟时间t以与电源电压Vdd成正比的方式变化。由此可见，在现有的频率可调式环形振荡电路及现有的可调延迟电路中，当电源电压Vdd随周边电路的动作而改变时，存在着将使振荡频率f或延迟时间t产生波动的不正常现象。因此，例如，当在PLL(相位同步环)电路中采用了频率可调式环形振荡电路时，或当在DLL(延迟同步环)电路中采用了可调延迟电路时，信号的相位将随电源电压Vdd的变化而产生波动。因而降低了采用这两种电路的系统的动作可靠性。
技术实现思路
因此，本专利技术的第1目的是，提供一种可以减小振荡频率对电源电压的依赖性的环形振荡电路。另外，本专利技术的第2目的是，提供一种可以减小延迟时间对电源电压的依赖性的可调延迟电路。为解决上述课题并达到本专利技术的第1目的，第1部分～第4部分所述的专利技术，构成如下。第1部分所述的专利技术，是一种将奇数个倒相电路按环形连接而构成的环形振荡电路，上述倒相电路，包含至少由2个MOS晶体管构成的第1开关部、该第1开关部的电流源、与上述第1开关部并联设置并至少由2个MOS晶体管构成的第2开关部，上述第1开关部和上述第2开关部，将其双方的输入端子公共连接，并将其双方的输出端子公共连接。第2部分所述的专利技术，是一种将奇数个倒相电路按环形连接而构成的环形振荡电路，上述倒相电路，包含第1CMOS倒相器、该第1CMOS倒相器的电流源、与上述第1CMOS倒相器并联设置的第2CMOS倒相器，上述第1CMOS倒相器和上述第2CMOS倒相器，将其双方的输入端子公共连接，并将其双方的输出端子公共连接。第3部分所述的专利技术，是一种将奇数个倒相电路按环形连接而构成的环形振荡电路，上述倒相电路，包含由一组CMOS倒相器构成的第1差动型倒相器、该第1差动型倒相器的电流源、与上述第1差动型倒相器并联设置并由一组CMOS倒相器构成的第2差动型倒相器，上述第1差动型倒相器和上述第2差动型倒相器，将其双方的输入端子公共连接，并将其双方的输出端子公共连接。第4部分所述的专利技术，在第1部分～第3部分的任一部分所述的环形振荡电路中，上述电流源，可以改变其电流。如采用由上述结构构成的本专利技术的环形振荡电路，则可以在动作点附近将振荡频率对电源电压变化的变化率减小到零。因此，即使电源电压稍有变化，振荡频率也不会发生变化。为达到本专利技术的第2目的，第5部分～第8部分所述的专利技术，构成如下。第5部分所述的专利技术，是一种将奇数个倒相电路级联连接而构成的延迟电路，上述倒相电路，包含至少由2个MOS晶体管构成的第1开关部、该第1开关部的电流源、与上述第1开关部并联设置并至少由2个MOS晶体管构成的第2开关部，上述第1开关部和上述第2开关部，将其双方的输入端子公共连接，并将其双方的输出端子公共连接。第6部分所述的专利技术，是一种将奇数个倒相电路级联连接而构成的延迟电路，上述倒相电路，包含第1CMOS倒相器、该第1CMOS倒相器的电流源、与上述第1CMOS倒相器并联设置的第2CMOS倒相器，上述第1CMOS倒相器和上述第2CMOS倒相器，将其双方的输入端子公共本文档来自技高网...

【技术保护点】
一种环形振荡电路，将奇数个倒相电路按环形连接而构成，该环形振荡电路的特征在于：上述倒相电路，包含至少由２个ＭＯＳ晶体管构成的第１开关部、该第１开关部的电流源、与上述第１开关部并联设置并至少由２个ＭＯＳ晶体管构成的第２开关部，上述第１开关部和上述第２开关部，将其双方的输入端子公用连接，并将其双方的输出端子公用连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：神崎实，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]