一种具有鳍式结构的半导体器件及其制备方法技术

本申请公开了一种具有鳍式结构的半导体器件及其制备方法，涉及半导体领域，该方法包括获得形成有图形化极性调节层的衬底；通过调节

【技术实现步骤摘要】
一种具有鳍式结构的半导体器件及其制备方法


[0001]本申请涉及半导体领域，特别是涉及一种具有鳍式结构的半导体器件及其制备方法。

技术介绍

[0002]随着半导体技术的发展，器件结构从平面结构演化至鳍式三维沟道结构，鳍式沟道结构使栅电极与沟道层的接触面积增加，电子耗尽区域进一步增加，从而使得半导体器件具有更强的栅控能力，有效改善短沟道效应带来的漏电问题。
[0003]目前，半导体器件的鳍式结构都是通过自上而下的干法刻蚀工艺形成的，在制作完外延平面结构后，通过光刻工艺制作掩膜，再用干法刻蚀出三维沟道，得到鳍式结构晶体管。干法刻蚀会在刻蚀表面引入高密度的缺陷态，类施主的缺陷态会引起严重的漏电流，增加器件的关态漏电流以及功耗。当干法刻蚀的损伤过大，会造成器件漏电严重，甚至出现器件难以关断的情况。目前，虽然刻蚀损伤可以通过湿法溶液刻蚀、介质层钝化等工艺降低，但是高密度的刻蚀损伤依然难以从根本上去除，并且刻蚀成本也较高。
[0004]因此，如何提供一种无刻蚀损伤的器件制作方法应是本领域技术人员亟待解决的。

技术实现思路

[0005]本申请的目的是提供一种具有鳍式结构的半导体器件及其制备方法，以去除刻蚀带来的损伤。
[0006]为解决上述技术问题，本申请提供一种具有鳍式结构的半导体器件的制备方法，包括：获得形成有图形化极性调节层的衬底；通过调节
Ⅴ
族源与Ⅲ族源的输入比生长鳍式异质结，所述鳍式异质结包括在所述衬底未被所述图形化极性调节层覆盖的区域的氮极性异质结，以及位于所述图形化极性调节层上的金属极性异质结，所述氮极性异质结和所述金属极性异质结的高度不同；制备电极，得到具有鳍式结构的半导体器件。
[0007]可选的，当所述金属极性异质结的高度高于所述氮极性异质结的高度时，所述
Ⅴ
族源与Ⅲ族源的输入比在2500以下，所述鳍式异质结包括在远离所
Ⅴ
族源与Ⅲ族源次层叠的缓冲层、沟道层、势垒层。
[0008]可选的，当所述金属极性异质结的高度低于所述氮极性异质结的高度时，所述
Ⅴ
族源与Ⅲ族源的输入比大于2500，所述鳍式异质结包括在远离所述衬底方向上依次层叠的缓冲层、背势垒层、沟道层。
[0009]可选的，所述鳍式异质结还包括插入层。
[0010]可选的，所述生长鳍式异质结包括：采用金属有机化合物化学气相沉积法或者分子束外延法或者磁控溅射法，外延生
长鳍式异质结。
[0011]可选的，所述氮极性异质结和所述金属极性异质结的高度差在500nm以内。
[0012]可选的，所述衬底为氮化镓衬底、金刚石衬底、蓝宝石衬底、SiC衬底、Si衬底中的任一种。
[0013]可选的，所述鳍式异质结中鳍的宽度在5nm~3μm之间。
[0014]可选的，在所述制备电极之后还包括：在所述具有鳍式结构的半导体器件的表面沉积钝化层。
[0015]本申请还提供一种具有鳍式结构的半导体器件，所述具有鳍式结构的半导体器件采用上述任一种所述的具有鳍式结构的半导体器件的制备方法制得。
[0016]本申请所提供的一种具有鳍式结构的半导体器件的制备方法，包括：获得形成有图形化极性调节层的衬底；通过调节
Ⅴ
族源与Ⅲ族源的输入比生长鳍式异质结，所述鳍式异质结包括在所述衬底未被所述图形化极性调节层覆盖的区域的氮极性异质结，以及位于所述图形化极性调节层上的金属极性异质结，所述氮极性异质结和所述金属极性异质结的高度不同； 制备电极，得到具有鳍式结构的半导体器件。
[0017]可见，本申请中的制备方法在制备半导体器件中的鳍式结构时，获得具有图形化极性调节层的衬底，图形化极性调节层可以控制鳍式异质结中金属极性异质结和氮极性异质结的分布，在不同的
Ⅴ
族源与Ⅲ族源的输入比下，金属极性异质结和氮极性异质结的生长高度不同，通过调节
Ⅴ
族源与Ⅲ族源的输入比在图形化极性调节层和衬底未被图形化极性调节层的区域处直接生长出鳍式异质结，无需进行刻蚀即可得到三维沟道结构，既可以避免刻蚀带来的损伤，又可以降低刻蚀成本，并且，还避免了刻蚀损伤造成的沟道漏电通道，进一步改善关态漏电流，使得半导体器件的击穿特性增强、功耗降低。
[0018]此外，本申请还提供一种具有上述优点的具有鳍式结构的半导体器件。
附图说明
[0019]为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为本申请实施例所提供的一种具有鳍式结构的半导体器件的制备方法流程图；图2为本申请实施例所提供的
Ⅴ
族源与Ⅲ族源的输入比对于金属极性异质结和氮极性异质结高度差调节示意图；图3为本申请实施例所提供的鳍式AlGaN/GaN异质结的结构示意图；图4为本申请实施例所提供的鳍式GaN/AlGaN异质结的结构示意图；图5至图11为本申请实施例所提供的一种具有鳍式结构的半导体器件的工艺流程图；图12至图14为本申请实施例所提供的另一种具有鳍式结构的半导体器件的部分工艺流程图；图中：1.衬底，2.图形化极性调节层，3.缓冲层，4.沟道层，5.势垒层，6.二维电子
气，7.栅介质层，8. 栅电极，9.插入层，10.钝化层，2
’ꢀ
.极性调节层，5
’ꢀ
.背势垒层，A.金属极性异质结，B.氮极性异质结。
具体实施方式
[0021]为了使本
的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0022]在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。
[0023]正如
技术介绍
部分所述，目前半导体器件的鳍式结构都是通过自上而下的干法刻蚀工艺形成的，干法刻蚀会在刻蚀表面引入高密度的缺陷态，类施主的缺陷态会引起严重的漏电流，增加器件的关态漏电流以及功耗。虽然刻蚀损伤可以通过湿法溶液刻蚀、介质层钝化等工艺降低，但是高密度的刻蚀损伤依然难以从根本上去除，并且刻蚀成本也较高。
[0024]有鉴于此，本申请提供了一种具有鳍式结构的半导体器件的制备方法，请参考图1，包括：步骤S101：获得形成有图形化极性调节层的衬底。
[0025]可选的，本步骤包括：步骤S1011：准备洁净的衬底；步骤S1012：在衬底上表面沉积极性调节层，并采用湿法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有鳍式结构的半导体器件的制备方法，其特征在于，包括：获得形成有图形化极性调节层的衬底；通过调节
Ⅴ
族源与Ⅲ族源的输入比生长鳍式异质结，所述鳍式异质结包括在所述衬底未被所述图形化极性调节层覆盖的区域的氮极性异质结，以及位于所述图形化极性调节层上的金属极性异质结，所述氮极性异质结和所述金属极性异质结的高度不同；制备电极，得到具有鳍式结构的半导体器件。2.如权利要求1所述的具有鳍式结构的半导体器件的制备方法，其特征在于，当所述金属极性异质结的高度高于所述氮极性异质结的高度时，所述
Ⅴ
族源与Ⅲ族源的输入比在2500以下，所述鳍式异质结包括在远离所述衬底方向上依次层叠的缓冲层、沟道层、势垒层。3.如权利要求1所述的具有鳍式结构的半导体器件的制备方法，其特征在于，当所述金属极性异质结的高度低于所述氮极性异质结的高度时，所述
Ⅴ
族源与Ⅲ族源的输入比大于2500，所述鳍式异质结包括在远离所述衬底方向上依次层叠的缓冲层、背势垒层、沟道层。4.如权利要求1所述的具有鳍式结构...

【专利技术属性】
技术研发人员：郭炜，戴贻钧，叶继春，
申请(专利权)人：中国科学院宁波材料技术与工程研究所，
类型：发明
国别省市：