一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法技术

本发明专利技术公开了一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法，涉及半导体技术领域，通过上述方法获得了器件，该器件包括衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlGaN势垒层、源电极、漏电极、栅极以及钝化层。本发明专利技术提供的非平面沟道氮化镓HEMT不仅可以有效平滑沟道电场分布，有效抑制沟道尖峰电场强度，进而大幅改善器件击穿电压，而且可以保持低的沟道电阻，从而有效降低氮化镓HEMT的导通电阻。阻。阻。

【技术实现步骤摘要】
一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法


[0001]本专利技术属于半导体
，具体涉及一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法及利用该方法获得的器件。

技术介绍

[0002]GaN功率器件经过理论研究具有相当高的击穿电压，但实际上由于工艺以及不同材料之间的失配，GaN功率器件现有击穿电压远达不到理论水平。主要原因有：
[0003]一、电场集中效应，栅极靠近漏极侧的电场强度达到最大有一个电场强度峰值，使器件提前击穿。
[0004]二、电流在缓冲区会有泄露，从源极流过的电子经过缓冲区流向漏极形成回路，使器件提前击穿。
[0005]为了解决上述问题，一般采用的方法有将缓冲层掺碳或铁杂质，这是由于MOCVD生长GaN不可避免地引入背景n型掺杂剂，例如氮空位和氧杂质和碳杂质，UID
‑
GaN缓冲层具有不足的电阻率，这可能导致寄生泄漏路径，增加关态泄漏电流。掺碳GaN通过产生受主陷阱来降低背景载流子浓度，提高缓冲层的电阻率，从而提高击穿电压，但是这会降低结晶质量，它们也像陷阱一样充当受体，导致电流崩塌，击穿电压提高幅度有限。也可采用铁掺杂来俘获背景载流子，若采用单一铁掺杂，由于铁源存在记忆效应，在外延生长过程中会影响沟道和势垒生长。因此如何有效提升GaN材料结晶质量的同时有效降低背景载流子浓度是高质量高阻外延生长研究的关键。

技术实现思路

[0006]本专利技术的目的在于提供一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法及利用该方法获得的器件，以解决现有技术中导致的上述缺陷。
[0007]一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法，包括如下步骤：
[0008](1)在衬底上生长AlN成核层，生长温度1000
‑
1100℃，薄膜厚度10
‑
300nm，生长压力为50
‑
300mbar，用于为后续的GaN缓冲层生长提供成核节点，提高GaN薄膜结晶质量；
[0009](2)在AlN成核层基础上，采用金属有机源化学气相沉积或其他方法非故意掺杂生长GaN缓冲层，薄膜厚度范围为100nm
‑
10um；
[0010](3)在GaN缓冲层生长一定厚度后取出，通过光刻和湿法腐蚀的方法对已生长的GaN缓冲层进行倒梯形凹槽腐蚀，形成倒梯形凹孔；
[0011](4)在上述步骤获得的结构的基础上，采用金属有机源化学气相沉积方法生长GaN沟道层，生长厚度为30nm
‑
100nm；
[0012](5)在上述步骤获得的结构的基础上，采用金属有机源化学气相沉积方法生长AlN插入层(105)，生长厚度为3nm
‑
10nm；
[0013](6)在上一步骤形成的结构的基础上，采用金属有机源化学气相沉积方法生长AlGaN势垒层(106)；
[0014](7)采用金属有机源化学气相沉积方法在最上层的AlGaN势垒层上生长栅介质层，然后在栅介质层上形成栅电极；
[0015](8)采用电子束蒸发钛、铝、镍、金来沉积用于源极/漏极欧姆接触的钛/铝/镍/金金属层，随后在N2环境中快速热退火，最终形成漏电极和源电极，钛/铝/镍/金金属层的厚度为10
‑
20nm；
[0016](9)在源电极与栅极之间、漏电极与栅极之间生长Si3N4钝化层。
[0017]进一步地，所述衬底采用Si材料，也可以采用其他材料，如金刚石。
[0018]进一步地，所述步骤(2)中所述GaN缓冲层由掺碳GaN缓冲层和UID
‑
GaN缓冲层周期性生长而成。
[0019]进一步地，所述步骤(3)中刻蚀深度为50nm
‑
5um，刻蚀深度距离AlN成核层顶层距离为0.5um
‑
5um。
[0020]进一步地，所述步骤(3)中凹孔下表面宽度x为2um
‑
5um，凹孔下表面宽度y为3um
‑
10um，y大于x。
[0021]进一步地，所述步骤(2)中GaN缓冲层的生长过程依次按照以下两个步骤循环生长不小于6个周期：
[0022]a)采用金属有机源化学气相沉积方法生长10
‑
100nm UID
‑
GaN薄膜层；
[0023]b)采用金属有机源化学气相沉积方法生长10
‑
100nm掺碳GaN薄膜。
[0024]进一步地，所述步骤(6)中的AlGaN势垒层采用Al
x
Ga1‑
x
N势垒层，其中0<＝x<＝1。
[0025]依据上述方法制备出的HEMT器件，该器件包括自下而上依次排布的衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlGaN势垒层、栅介质层，分布于两端的漏电极和源电极，设置于势垒层顶部的栅极以及源电极与栅极之间、漏电极与栅极之间的Si3N4钝化层。
[0026]本专利技术的优点在于：
[0027](1)在成核层之上生长了特制的GaN缓冲层，GaN缓冲层由UID
‑
GaN、掺碳GaN周期性循环生长而成，周期型掺杂可以提高GaN缓冲层的电阻率并减小电流崩塌，从而又进一步提高击穿电压。
[0028](2)GaN沟道层和AlGaN势垒层为非平面的结构，能削弱栅极靠近漏极侧的边缘的电场峰值，同时在栅极靠近漏极侧的耗尽层形成两个电场峰值，器件栅漏之间的横向电场更加均匀，从而达到提高击穿电压的目的。
[0029](3)非平面沟道结构还抬高了源极和栅极下方的缓冲层，使得从源极流过的电子经过缓冲区流向漏极形成回路更困难，从而减小了漏极电流泄露。
附图说明
[0030]图1为本专利技术的结构示意图。
[0031]其中：101衬底、102 AlN成核层、103GaN缓冲层、104 GaN沟道层、105 AlN插入层、106 AlGaN势垒层、107源电极、108漏电极、109栅极、110钝化层。
具体实施方式
[0032]为使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本专利技术。
[0033]实施例1
[0034](1)在衬底101上生长AlN成核层102，生长温度1000℃，薄膜厚度10nm，生长压力为50mbar，用于为后续的GaN缓冲层103生长提供成核节点，提高GaN薄膜结晶质量；
[0035](2)在AlN成核层102基础上，采用金属有机源化学气相沉积或其他方法非故意掺杂生长GaN缓冲层103，薄膜厚度范围为100nm，所述GaN缓冲层103由掺碳GaN缓冲层103和UID
‑
GaN缓冲层103周期性生长而成，具体地，GaN缓冲层103的生长过程依次按照以下两个步骤循环生长不小于6个周期：
[0036]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法，其特征在于，包括如下步骤：(1)在衬底(101)上生长AlN成核层(102)，生长温度1000
‑
1100℃，薄膜厚度10
‑
300nm，生长压力为50
‑
300mbar，用于为后续的GaN缓冲层(103)生长提供成核节点，提高GaN薄膜结晶质量；(2)在AlN成核层(102)基础上，采用金属有机源化学气相沉积或其他方法非故意掺杂生长GaN缓冲层(103)，薄膜厚度范围为100nm
‑
10um；(3)在GaN缓冲层(103)生长一定厚度后取出，通过光刻和湿法腐蚀的方法对已生长的GaN缓冲层(103)进行倒梯形凹槽腐蚀，形成倒梯形凹孔；(4)在上述步骤获得的结构的基础上，采用金属有机源化学气相沉积方法生长GaN沟道层(104)，生长厚度为30nm
‑
100nm；(5)在上述步骤获得的结构的基础上，采用金属有机源化学气相沉积方法生长AlN插入层(105)，生长厚度为3nm
‑
10nm；(6)在上一步骤形成的结构的基础上，采用金属有机源化学气相沉积方法生长AlGaN势垒层(106)；(7)采用金属有机源化学气相沉积方法在最上层的AlGaN势垒层(106)上生长栅介质层，然后在栅介质层上形成栅电极；(8)采用电子束蒸发钛、铝、镍、金来沉积用于源极/漏极欧姆接触的钛/铝/镍/金金属层，随后在N2环境中快速热退火，最终形成漏电极(108)和源电极(107)，钛/铝/镍/金金属层的厚度为1...

【专利技术属性】
技术研发人员：陈瑶，陈兴，王东，吴勇，黄永，邱慧嫣，李彦佐，林长志，谢雨峰，
申请(专利权)人：西安电子科技大学芜湖研究院，
类型：发明
国别省市：