一种增强型晶体管的制备方法及增强型晶体管技术

本发明专利技术公开了一种增强型晶体管的制备方法及增强型晶体管，其中的方法包括如下步骤：提供包含第一半导体层和第二半导体层的异质结；第二半导体层形成于第一半导体层上，异质结中形成有二维电子气；第二半导体层包括第一势垒层、插入层和第二势垒层，插入层的热分解温度低于第二势垒层的热分解温度；对第二半导体层进行干法刻蚀形成延伸至插入层中的第一凹槽；对第一凹槽进行热分解刻蚀，形成第二凹槽；在第二凹槽中外延生长P型掺杂层；制备源极、漏极和栅极；源极和漏极均生长于第二半导体层内，栅极位于源极和漏极之间，且栅极生长于P型掺杂层上。通过执行本发明专利技术中的方法，能够实现高性能增强型晶体管器件的制备。实现高性能增强型晶体管器件的制备。实现高性能增强型晶体管器件的制备。

【技术实现步骤摘要】
一种增强型晶体管的制备方法及增强型晶体管


[0001]本专利技术涉及半导体器件
，尤其涉及到一种增强型晶体管的制备方法及增强型晶体管。

技术介绍

[0002]电力电子器件是电力电子系统的核心元件。随着电力电子技术的快速发展，传统的硅材料以及第二代半导体材料局限性日益凸显，基于这些材料的电力电子器件已经无法满足电力系统在高频化、低损耗和大功率容量等方面的迫切需求。以GaN和SiC为代表的第三代宽禁带半导体材料因具有大的禁带宽度、高的临界击穿电场和极强的抗辐射能力等特点，在电力电子器件方面显示出卓越的优势。宽禁带半导体材料GaN具有禁带宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定等特点。与SiC材料不同，GaN除了可以利用GaN体材料制作器件以外，还可以利用GaN所特有的异质结结构制作高性能器件。基于AlGaN/GaN异质结结构中的二维电子气(2DEG)面密度约10
13
cm
‑2，迁移率高于1500cm2/(v
·
s)，使得GaN器件具有低导通电阻和高工作频率，能满足下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更恶劣高温工作的要求。
[0003]常规的AlGaN/GaN HEMT由于材料极化特性，即使不加任何栅压，在沟道中存在高浓度的2DEG，使得器件处于常开状态，即为耗尽型器件。为了实现关断功能，必须施加负的栅极电压才可以。而在功率开关中，从安全和节能等角度都要求开关为常关状态，因此大量工作致力于实现增强型GaN基HEMT器件。/>
技术实现思路

[0004]因此，本专利技术主要目的在于提供一种增强型晶体管的制备方法及增强型晶体管，以克服现有技术的不足。
[0005]为此，根据第一方面，本专利技术提供了一种增强型晶体管的制备方法，包括如下步骤：
[0006]提供包含第一半导体层和第二半导体层的异质结；第二半导体层形成于第一半导体层上，且具有宽于第一半导体层的带隙，异质结中形成有二维电子气；第二半导体层包括第一势垒层、插入层和第二势垒层，插入层的热分解温度低于第二势垒层的热分解温度；
[0007]对第二半导体层进行干法刻蚀形成延伸至插入层中的第一凹槽；
[0008]对第一凹槽进行热分解刻蚀，形成第二凹槽；热分解刻蚀到达第二势垒层时自停止；
[0009]在第二凹槽中外延生长P型掺杂层；P型掺杂层用于使分布于栅下区域的二维电子气耗尽；
[0010]制备源极、漏极和栅极；源极和漏极均生长于第二半导体层内，栅极位于源极和漏极之间，且栅极生长于P型掺杂层上。
[0011]进一步地，P型掺杂层生长于第二凹槽内以及第一势垒层上；制备源极、漏极和栅
极的步骤之前，还包括：
[0012]在P型掺杂层上设置掩膜层，并热氧化从掩膜层中暴露的P型掺杂层形成高阻层；掩膜层覆盖栅极、源极和漏极的生长区域。
[0013]进一步地，对第一凹槽进行热分解刻蚀，形成第二凹槽的步骤，包括：
[0014]在化学气相沉积反应室中分解气氛下对第一凹槽进行热分解刻蚀，形成第二凹槽；此时，化学气相沉积反应室中的温度为第一温度；
[0015]在第二凹槽中外延生长P型掺杂层的步骤，包括：
[0016]关闭分解气氛，并将化学气相沉积反应室中的温度调整为第二温度后，在第二凹槽中以及第一势垒层上外延生长P型掺杂层；第二温度高于第一温度。
[0017]进一步地，制备源极、漏极和栅极的步骤包括：
[0018]分别对源极和漏极的生长区域进行刻蚀形成源槽和漏槽；源槽和漏槽延伸至第一势垒层内或者延伸置插入层内或者延伸至第二势垒层内；
[0019]分别在源槽和漏槽内生长源极和漏极；
[0020]在P型掺杂层上生长栅极。
[0021]进一步地，在P型掺杂层上生长栅极的步骤，包括：
[0022]对P型掺杂层进行低功率等离子体氧化处理，形成氧化层；氧化层的厚度为纳米级；
[0023]在氧化层上生长栅极。
[0024]进一步地，P型掺杂层为p
‑
GaN层。
[0025]根据第二方面，本专利技术还提供了一种增强型晶体管器件，包括：
[0026]异质结，包括第一半导体层以及形成于第一半导体层上的第二半导体层，且第二半导体层具有宽于第一半导体层的带隙，异质结中形成有二维电子气；第二半导体层包括第一势垒层、插入层和第二势垒层，插入层的热分解温度低于第二势垒层的热分解温度；
[0027]P型掺杂层，生长于第一势垒层和插入层中，且延伸第二势垒层处；
[0028]源极、漏极和栅极，源极和漏极均生长与第二半导体层内，栅极位于源极和漏极之间，且栅极生长于P型掺杂层上。
[0029]进一步地，P型掺杂层延伸至第一势垒层上，P型掺杂层与源极以及与漏极之间的间隙填充有高阻层。
[0030]进一步地，该增强型晶体管器件还包括：
[0031]氧化层，氧化层形成于P型掺杂层上，且氧化层的厚度为纳米级；栅极形成于氧化层上。
[0032]本专利技术提供的技术方案，具有如下优点：
[0033]1、本专利技术提供的增强型晶体管的制备方法，通过设置第二半导体层(也即势垒层)包括第一势垒层、插入层和第二势垒层，并设置插入层的热分解温度低于第二势垒层的热分解温度，使后续的热分解刻蚀能够具有达到第二势垒层后自停止的效果；而在制备用以生长栅下P型掺杂区(P型掺杂层)的凹槽，以形成增强型晶体管时，通过先采用干法刻蚀的方式刻蚀到插入层，再利用插入层和第二势垒层之间存在的热分解选择比，采用热分解刻蚀直到第二势垒层表面自终止，也即通过干法刻蚀和自终止热刻蚀两种方式进行该凹槽的刻蚀，既避免了单一干法刻蚀造成的过刻蚀及界面刻蚀损伤问题，也避免了湿法刻蚀引入
的界面氧问题，提高该方法制备得到的器件的电子迁移率，实现了优良性能的增强型晶体管的制备。
[0034]2、本专利技术提供的增强型晶体管的制备方法，通过在化学气相沉积反应室进行热分解刻蚀和P型掺杂层的外延生长，从而使热分解刻蚀结束后进行小跨度的升温以及热分解气氛关闭后即可进行P型掺杂层的外延生长，而无需在单独升降温后进行P型掺杂层的外延生长，提高了制备工艺步骤上的衔接流畅性，实现了制备时间和制备成本上的节省。
[0035]3、本专利技术提供的增强型晶体管的制备方法，通过设置覆盖栅极的生长区域的掩膜层，并将从掩膜层中暴露的P型掺杂层热氧化形成高阻层，实现二维电子气的释放，能够提高通过该方法制备的器件的饱和电流；此外，高阻层还可以对整个器件起到保护作用，从而该方法能够改善制备得到的器件的界面态，抑制电流崩塌，提升器件性能。
[0036]4、本专利技术提供的增强型晶体管的制备方法，通过对P型掺杂层进行低功率等离子体氧化处理，从而在P型掺杂层表层形成纳米级厚度的氧化层，在不影响内部的P型掺杂层的同时，增加了栅极与P型掺杂层之间的势垒高度，能够提高通过该方法制备得到的器件的阈值电压，还能够改善栅极漏电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增强型晶体管的制备方法，其特征在于，包括如下步骤：提供包含第一半导体层和第二半导体层的异质结；所述第二半导体层形成于所述第一半导体层上，且具有宽于所述第一半导体层的带隙，所述异质结中形成有二维电子气；所述第二半导体层包括第一势垒层、插入层和第二势垒层，所述插入层的热分解温度低于所述第二势垒层的热分解温度；对所述第二半导体层进行干法刻蚀形成延伸至所述插入层中的第一凹槽；对所述第一凹槽进行热分解刻蚀，形成第二凹槽；热分解刻蚀到达所述第二势垒层时自停止；在所述第二凹槽中外延生长P型掺杂层；所述P型掺杂层用于使分布于栅下区域的二维电子气耗尽；制备源极、漏极和栅极；所述源极和所述漏极均生长于所述第二半导体层内，所述栅极位于所述源极和所述漏极之间，且所述栅极生长于所述P型掺杂层上。2.根据权利要求1所述的增强型晶体管的制备方法，其特征在于，所述P型掺杂层生长于所述第二凹槽内以及所述第一势垒层上；所述制备源极、漏极和栅极的步骤之前，还包括：在所述P型掺杂层上设置掩膜层，并热氧化从所述掩膜层中暴露的P型掺杂层形成高阻层；所述掩膜层覆盖所述栅极、所述源极和所述漏极的生长区域。3.根据权利要求2所述的增强型晶体管的制备方法，其特征在于，所述对所述第一凹槽进行热分解刻蚀，形成第二凹槽的步骤，包括：在化学气相沉积反应室中分解气氛下对所述第一凹槽进行热分解刻蚀，形成所述第二凹槽；此时，所述化学气相沉积反应室中的温度为第一温度；所述在所述第二凹槽中外延生长P型掺杂层的步骤，包括：关闭所述分解气氛，并将所述化学气相沉积反应室中的温度调整为第二温度后，在所述第二凹槽中以及所述第一势垒层上外延生长所述P型掺杂层；所述第二温度高于所述第一温度。4.根据权利要求1所述的增强型晶体管的制备方法，...

【专利技术属性】
技术研发人员：季亚军，吴勇，王东，陈兴，黄永，韩超，陈军飞，操焰，常娟雄，陆俊，孙凯，张进成，
申请(专利权)人：西安电子科技大学芜湖研究院，
类型：发明
国别省市：