一种基于欧姆区域图案化再生长技术的GaNHEMT器件及方法技术

本发明专利技术涉及一种基于欧姆区域图案化再生长技术的GaN HEMT器件及方法，方法包括：在衬底层上制备方块电阻异质结结构；去除欧姆再生长区域内的缓冲层和预设深度的势垒层；在图形化阵列区域内所暴露的势垒层上生长n

【技术实现步骤摘要】
一种基于欧姆区域图案化再生长技术的GaN HEMT器件及方法


[0001]本专利技术属于半导体器件
，涉及一种基于欧姆区域图案化再生长技术的GaN HEMT器件及方法。

技术介绍

[0002]III族氮化物异质结，具有优异的抗辐照特性、热稳定性和化学稳定性等特点；并且其凭借着更宽的禁带宽度、大的临界击穿电场、以及高的二维电子气(2DEG，two
‑
dimensional electron gas)密度和大的电子饱和漂移速度，成为了抗辐照、耐高温、高频大功率应用领域器件制备的首选材料。电子器件类型主要包括高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)和肖特基(SBD，Schottky Barrier Diode)，可应用于射频功放和功率开关等模块。因此，在5G浪潮的大背景下，以GaN为代表的氮化物半导体材料必将促进无线基站、卫星通信、军用雷达、电子对抗设备等民生和国防领域的建设发展。
[0003]随着5G时代的到来以及6G技术的提出，要求GaN基HEMT器件的工作频率进一步提升，在高工作频率下的输出功率和效率同时也需要改进。具体而言，需要进一步提升器件的电流增益截止频率和功率增益截止频率，提升器件的输出功率密度，以及提升器件的增益与功率附加效率。然而器件的工作频率与输出功率往往具有矛盾，为了保证器件在更高频段下正常工作，同时提供足够大的输出功率，降低器件的寄生电阻是非常重要的。
[0004]对于GaN基HEMT器件而言，寄生电阻一方面包括异质结的方块电阻与器件尺寸产生的电阻，另一方面包括器件的欧姆接触电阻。对于异质结方阻与器件尺寸引起的电阻，第一步，可以考虑采用更强极化的异质结势垒材料，产生更高密度的二维电子气，以降低器件的方块电阻；第二步，可以降低器件的尺寸，包括减小器件的栅长、源漏间距等，以降低有源区的电阻。对于降低器件的欧姆接触电阻，传统的快速热退火方法(RTA，Rapid Thermal Annealing)随着器件尺寸的减小，高温退火后欧姆金属形成的边缘毛刺将显著影响器件的击穿特性等电学特性。由此，优化退火工艺、采用低温退火或者不退火的方法降低器件的欧姆接触电阻，提升器件的频率、功率性能将十分重要。
[0005]基于常规的欧姆区域再生长技术制备的HEMT器件通过采用不退火的方法实现低阻接触，可以实现最低小于0.2Ω
·
mm的欧姆接触电阻。对于采用常规欧姆区域再生长技术的HEMT器件，接触电阻Rc包括金属与欧姆再生长区域之间的电阻R1，由欧姆再生长区域方块电阻和尺寸定义的电阻R2以及欧姆再生长区域与2DEG沟道接触界面电阻R3。对于采用常规的欧姆区域再生长技术制备的HEMT器件而言，R1、R2电阻占整体欧姆接触电阻Rc的比重较小，欧姆接触电阻主要受到再生长区域与2DEG沟道之间的界面电阻R3的限制，同时R3较难以通过改善光刻、刻蚀技术降低，这使得器件的整体欧姆接触电阻难以降低
[0006]因此，如何解决常规欧姆区域再生长技术存在再生长区域与2DEG界面接触电阻R3占整体欧姆接触电阻Rc较大、难以降低的问题成为了亟待解决的问题。

技术实现思路

[0007]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于欧姆区域图案化再生长技术的GaN HEMT器件及方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0008]本专利技术实施例提供了一种基于欧姆区域图案化再生长技术的GaN HEMT器件的制备方法，包括以下步骤：
[0009]在衬底层上制备方块电阻异质结结构，所述方块电阻异质结结构包括位于所述衬底层上的缓冲层和位于所述缓冲层上的势垒层；
[0010]去除欧姆再生长区域内的所述缓冲层和预设深度的所述势垒层，其中，所述欧姆再生长区域包括图形化阵列区域和包络边；
[0011]在所述势垒层表面和所述图形化阵列区域内呈阵列分布的孔内所暴露的所述势垒层上生长n
+
GaN层，且在所述图形化阵列区域的所述n
+
GaN层内具有若干呈阵列分布的孔；
[0012]去除处于两个所述欧姆再生长区域之间的自终止刻蚀区域内的n
+
GaN层，以暴露所述势垒层；
[0013]在处于所述n
+
GaN层两端的隔离区域注入等离子体，以形成隔离体；
[0014]在所述n
+
GaN层表面和所述欧姆再生长区域内呈阵列分布的孔内所暴露的所述n
+
GaN层上淀积金属，以制备源电极和漏电极；
[0015]在所述n
+
GaN层、所述隔离体和所述势垒层上制备钝化层；
[0016]去除处于所述源电极和所述漏电极之间的栅极区域的钝化层，以暴露所述栅极区域的所述势垒层；
[0017]在处于所述栅极区域的所述势垒层上和部分所述钝化层上制备淀积金属，以制备T形的栅电极。
[0018]在本专利技术的一个实施例中，在衬底层上制备方块电阻异质结结构，包括：
[0019]利用MOCVD工艺在衬底层上外延生长所述电阻异质结结构。
[0020]在本专利技术的一个实施例中，去除欧姆再生长区域内的所述缓冲层和预设深度的所述势垒层，包括：
[0021]在所述势垒层上光刻形成所述欧姆再生长图形区域；
[0022]采用干法刻蚀的方法对所述欧姆再生长图形区域的图形化阵列区域内的所述缓冲层和所述势垒层进行刻蚀，以去除图形化阵列区域内的所述缓冲层和预设深度的所述势垒层。
[0023]在本专利技术的一个实施例中，所述缓冲层和所述势垒层的刻蚀深度至少超过异质结二维电子气界面以下20nm。
[0024]在本专利技术的一个实施例中，在所述势垒层表面和所述图形化阵列区域内呈阵列分布的孔内所暴露的所述势垒层上生长n
+
GaN层，包括：
[0025]利用MBE或MOCVD工艺在所述势垒层表面和所述图形化阵列区域内呈阵列分布的孔内所暴露的所述势垒层上外延生长n
+
GaN层。
[0026]在本专利技术的一个实施例中，去除处于两个所述欧姆再生长区域之间的自终止刻蚀区域内的n
+
GaN层，包括：
[0027]在所述n
+
GaN层上光刻形成所述自终止刻蚀区域；
[0028]采用干法刻蚀的方法去除所述自终止刻蚀区域所暴露的n
+
GaN层，以暴露所述自
终止刻蚀区域的所述势垒层。
[0029]在本专利技术的一个实施例中，刻蚀所述n
+
GaN层的刻蚀气体为SF6和BCl3。
[0030]在本专利技术的一个实施例中，所述势垒层的材料为AlN、ScAlN、InAlN，InAlGaN或AlGaN。
[0031]在本专利技术的一个实施例中，所述缓冲层由自下而上设置的掺杂Fe或C的GaN层和UID
‑
GaN层组成。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于欧姆区域图案化再生长技术的GaN HEMT器件的制备方法，其特征在于，包括以下步骤：在衬底层(1)上制备方块电阻异质结结构，所述方块电阻异质结结构包括位于所述衬底层(1)上的缓冲层(2)和位于所述缓冲层(2)上的势垒层(3)；去除欧姆再生长区域(4)内的所述缓冲层(2)和预设深度的所述势垒层(3)，其中，所述欧姆再生长区域(4)包括图形化阵列区域和包络边；在所述势垒层(3)表面和所述图形化阵列区域内呈阵列分布的孔内所暴露的所述势垒层(3)上生长n
+
GaN层(5)，且在所述图形化阵列区域的所述n
+
GaN层(5)内具有若干呈阵列分布的孔；去除处于两个所述欧姆再生长区域(4)之间的自终止刻蚀区域(6)内的n
+
GaN层(5)，以暴露所述势垒层(3)；在处于所述n
+
GaN层(5)两端的隔离区域注入等离子体，以形成隔离体(7)；在所述n
+
GaN层(5)表面和所述欧姆再生长区域(4)内呈阵列分布的孔内所暴露的所述n
+
GaN层(5)上淀积金属，以制备源电极(8)和漏电极(9)；在所述n
+
GaN层(5)、所述隔离体(7)和所述势垒层(3)上制备钝化层(10)；去除处于所述源电极(8)和所述漏电极(9)之间的栅极区域的钝化层(10)，以暴露所述栅极区域的所述势垒层(3)；在处于所述栅极区域的所述势垒层(3)上和部分所述钝化层(10)上制备淀积金属，以制备T形的栅电极(11)。2.根据权利要求1所述的基于欧姆区域图案化再生长技术的GaN HEMT器件的制备方法，其特征在于，在衬底层(1)上制备方块电阻异质结结构，包括：利用MOCVD工艺在衬底层(1)上外延生长所述电阻异质结结构。3.根据权利要求1所述的基于欧姆区域图案化再生长技术的GaN HEMT器件的制备方法，其特征在于，去除欧姆再生长区域(4)内的所述缓冲层(2)和预设深度的所述势垒层(3)，包括：在所述势垒层(3)上光刻形成所述欧姆再生长图形区域(4)；采用干法刻蚀的方法对所述欧姆再生长图形区域(4)的图形化阵列区域内的所述缓冲层(2)和所述势垒...

【专利技术属性】
技术研发人员：马晓华，宓珉瀚，龚灿，周雨威，卢怡玮，张濛，侯斌，
申请(专利权)人：西安电子科技大学广州研究院，
类型：发明
国别省市：