一种带原位氮化硅层的低导通电阻型GaN基器件及制作方法技术

本发明专利技术涉及一种带原位氮化硅层的低导通电阻型GaN基器件及制作方法，方法包括：在包括衬底层、成核层、缓冲层、沟道层、插入层、势垒层和GaN帽层的外延基片上利用MOCVD沉积原位氮化硅层；在氮化硅层上刻蚀向下延伸至沟道区的凹槽；在凹槽中生长重掺杂的n

【技术实现步骤摘要】
一种带原位氮化硅层的低导通电阻型GaN基器件及制作方法


[0001]本专利技术属于微电子
，涉及一种带原位氮化硅层的低导通电阻型GaN基器件及制作方法。

技术介绍

[0002]GaN由于其优异的材料特性，如高迁移率、高击穿电场、高电子饱和速率等，在毫米波以及太赫兹放大器领域显示出极大的应用潜能。随着GaN基材料和器件工艺不断成熟，GaN基微波功率器件的频率、效率等指标不断刷新，为了实现更高的工作频率和工作效率，GaN基毫米波器件源漏间距不断缩小，高温合金化欧姆接触方法逐渐不能满足GaN基毫米波器件的发展需求。欧姆再生长工艺由于其能够实现更低的欧姆接触电阻，更小的源漏间距，近年来受到广泛关注。但目前关于欧姆再生长技术的报道多是基于分子束外延(Molecular Beam Epitaxy，MBE)技术的。利用MBE技术进行欧姆再生长虽然可以实现良好的欧姆接触和较小的源漏间距，但该技术生产效率非常低，不利于批量生产，产业化难度较大。
[0003]金属有机化学气相沉积(Metal organic chemical vapor deposi本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带原位氮化硅层的低导通电阻型GaN基器件的制备方法，其特征在于，包括以下步骤：选取衬底层(1)；在衬底层(1)上从下至上依次生长成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)、GaN帽层(8)和原位SiN层(9)；去除源电极图形区域和漏电极图形区域内的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)、所述GaN帽层(8)和所述原位SiN层(9)，以形成源电极区域和漏电极区域，其中，所述GaN沟道层(4)的第二表面(42)至所述GaN沟道层(4)底面的厚度小于所述GaN沟道层(4)的第一表面(41)至所述GaN沟道层(4)底面的厚度；在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)上外延n
+
‑
InGaN层(6)；在所述n
+
‑
InGaN层(6)上制备源电极(10)和漏电极(11)；去除所述源电极区域和所述漏电极区域之间的所述原位SiN层(9)表面覆盖的所述n
+
‑
InGaN层(6)；去除无源区的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)、所述GaN帽层(8)、所述原位SiN层(9)和所述n
+
‑
InGaN层(6)，以暴露所述GaN沟道层(4)的所述第三表面(43)，所述第三表面(43)至所述GaN沟道层(4)底面的厚度小于所述第二表面(42)至所述GaN沟道层(4)底面的厚度，其中，所述第一表面(41)位于所述第二表面(42)之间，所述第二表面(42)位于所述第三表面(43)之间，所述第三表面(43)位于所述GaN沟道层(4)的两端；在贯通至所述GaN帽层(8)表面的凹槽区域中制备栅电极(12)，所述栅电极(12)位于所述源电极(10)和所述漏电极(11)之间。2.根据权利要求1所述的带原位氮化硅层的低导通电阻型GaN基器件的制备方法，其特征在于，在衬底层(1)上从下至上依次生长成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)、GaN帽层(8)和原位SiN层(9)，包括：利用MOCVD工艺在衬底层(1)上从下至上依次生长成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)、GaN帽层(8)和原位SiN层(9)。3.根据权利要求1所述的带原位氮化硅层的低导通电阻型GaN基器件的制备方法，其特征在于，去除源电极图形区域和漏电极图形区域内的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)、所述GaN帽层(8)和所述原位SiN层(9)，以形成源电极区域和漏电极区域，包括：在所述原位SiN层(9)上光刻形成所述源电极图形区域和所述漏电极图形区域；将CF4、SF6和O2作为刻蚀气体，利用干法刻蚀方法去除所述源电极图形区域和所述漏电极图形区域暴露出来的所述原位SiN层(9)；将BCl3和Cl2作为刻蚀气体，利用干法刻蚀方法去除所述源电极图形区域和所述漏电极图形区域对应的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)和所述GaN帽层(8)，以形成所述源电极区域和所述漏电极区域。4.根据权利要求1所述的带原位氮化硅层的低导通电阻型GaN基器件的制备方法，其特征在于，在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)上外延高掺杂n
+
‑
InGaN层(6)之前，还包括：
对已经制备的衬底层(1)、成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)、GaN帽层(8)和原位SiN层(9)进行湿法处理。5.根据权利要求1所述的带原位氮化硅层的低导通电阻型GaN基器件的制备方法，其特征在于，在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)上外延n
+
‑
InGaN层(6)，包括：利用MOCVD工艺在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)上外延掺Si的n
+
‑
InGaN层(6)。6.根据权利要求1所述的带原位氮化硅层的低导通电阻型GaN基器件的制备方法，其特征在于，在所述n
+
‑
InGaN层(6)上制备源电极(10)和漏电极(11)，包括：在所述n
+
‑
InGaN层(6)上光刻源电极图形与漏电极图形；在所述源电极图形与所述漏电极图形的所述n
...

【专利技术属性】
技术研发人员：马晓华，祝杰杰，郭静姝，徐佳豪，赵旭，宓珉瀚，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：