减少掩模版上图形布局误差的处理方法技术

本申请公开了一种减少掩模版上图形布局误差的处理方法，包括：提供一空白掩模版；所述空白掩模版包括由下而上层叠设置的透明基板、缓冲层和遮光层；对所述遮光层进行图形化处理，得到图形化处理后的遮光层；对所述图形化处理后的遮光层进行图形检查及修正；对所述缓冲层进行刻蚀及清洗；对经过上述步骤处理后得到的掩模版进行退火处理，得到退火后的掩模版。本申请的减少掩模版上图形布局误差的处理方法，包括对遮光层进行图形化处理、图形检查及修正，对缓冲层进行刻蚀及清洗，对掩模版进行退火处理，退火处理的步骤能够释放累积的掩模版压力，进而减少局部图形布局误差。进而减少局部图形布局误差。进而减少局部图形布局误差。

【技术实现步骤摘要】
减少掩模版上图形布局误差的处理方法


[0001]本公开涉及半导体制造
，具体涉及一种减少掩模版上图形布局误差的处理方法。

技术介绍

[0002]半导体集成度越来越高，图案尺寸越来越小，套准规格尺寸也越来越小。由于图案尺寸的减小，多图案化技术的应用也在增加。多图案化技术在形成单一层时使用了多张掩模，使套准误差进一步增加，极容易产生IPE(Image Placement Error图形布局误差)，如图1所示为现有技术中常见的在掩模版上产生局部图形布局误差的例子，A区域即为产生IPE的部分。在现有技术中减少光掩模版的IPE(Image Placement Error图形布局误差)的方法是在晶圆制作工艺过程中进行误差校正的方法。使用高阶校正方法时，误差校正效果良好，但不能补正局部IPE(Image Placement Error图形布局误差)。在多图案化工艺中，一个层图案化工艺上使用多个掩模，使得套准误差累积增加。

技术实现思路

[0003]本公开的目的是提供一种减少掩模版上图形布局误差的处理方法。为了对披露的实施例的一些方面有一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种减少掩模版上图形布局误差的处理方法，其特征在于，包括：提供一空白掩模版；所述空白掩模版包括由下而上层叠设置的透明基板、缓冲层和遮光层；对所述遮光层进行图形化处理，得到图形化处理后的遮光层；对所述图形化处理后的遮光层进行图形检查及修正；对所述缓冲层进行刻蚀及清洗；对经过上述步骤处理后得到的掩模版进行退火处理，得到退火后的掩模版。2.根据权利要求1所述的减少掩模版上图形布局误差的处理方法，其特征在于，所述处理方法还包括：在所述退火后的掩模版上设置保护膜。3.根据权利要求1所述的减少掩模版上图形布局误差的处理方法，其特征在于，所述掩模版为熔融石英、玻璃或氟化钙材料制成的。4.根据权利要求1所述的减少掩模版上图形布局误差的处理方法，其特征在于，所述对所述遮光层进行图形化处理，得到图形化处理后的遮光层，包括：在所述透明基板上旋涂覆盖至遮光层表面的光刻胶，并通过曝光和显影去除主图区遮光层上的光刻胶以暴露出主图区遮光层；采用干法刻蚀工艺对主图区的遮光层进行刻蚀；清洗去除剩余的光刻胶，得到图形化处理后的遮光层。5.根据权利要求1所述的减少掩模版上图形布局误差的处理方法，其特征在于，所述对所述图形...

【专利技术属性】
技术研发人员：刘智龙，李大烨，贺晓彬，李亭亭，刘金彪，杨涛，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：